在 Altium Designer 中进行 PCB 等长布线（Length Matching / Tuning） 是高速数字电路设计（如 DDR 内存、高速串行总线 PCIe/USB/Ethernet、差分对等）的关键步骤，以确保信号同时到达目标器件，满足时序要求。以下是详细的中文操作步骤和注意事项：

一、 核心步骤

1. 设置布线规则（关键！）

   • 打开规则管理器： 设计 (Design) -> 规则 (Rules) 或快捷键 D -> R。
   • 创建Matched Length规则：
     • 在 High Speed 类别下找到 Matched Lengths。
     • 右键点击 Matched Lengths -> 新建规则 (New Rule)。
     • 命名规则（如 DDR_Data_Group_Match）。
   • 配置规则：
     • 作用范围 (Where The First Object Matches): 选择需要等长的网络组。常用方式：
       • Net Class （推荐）： 预先将需要等长的网络放入同一个网络类（Net Class）。在规则中选择这个类。
       • Net： 手动添加多个需要等长的网络（适合少量网络）。
       • Query： 使用查询语句精确筛选（高级用法）。
     • Constraints (约束)：
       • 目标长度 (Target Length):
         • Manually: 手工输入一个目标值（不太常用）。
         • From Net: 选择一个参考网络（通常是该组中最长或关键路径的网络）。
         • From Scoped Primitives（求和）: Altium 会自动计算所选网络当前布线的最大长度作为目标（最常用）。
         • Average Length of Nets in Class: 计算网络类中所有网络的平均长度作为目标。
       • 公差 (Tolerance): 设置允许的长度偏差（如 +/- 10mil 或 +/- 0.1mm）。这个值根据信号速率和数据手册要求设定。
       • Style (蛇形线样式): 设置后续绕等长时蛇形线（Tuning）的样式（波形、幅度、间隙）。可以先设置一个默认值（如 90 Degree），实际绕线时可调整。
       • Amplitude Increment (幅度增量): 绕线时每次调整幅度的步进值。
       • Gap Increment (间隙增量): 绕线时每次调整蛇形线间间隙的步进值。
     • Group Matched Lengths（创建匹配组）： （强烈推荐用于多信号组）
       • 勾选 Group Matched Lengths。
       • 在 Group 区域点击 >> 按钮，将所有规则作用范围内的网络添加到同一个匹配组 (Members) 中。
       • 注意： 对于差分对，务必先创建并设置好差分对规则。通常差分对内等长（Intra-Pair Skew）要求更严格（5-10mil），差分对之间等长（Inter-Pair Skew）要求稍宽松（50-100mil）。差分对本身会被视为一个“成员”加入匹配组。

2. 布线

   • 先进行常规布线，将相关网络连接好（确保拓扑结构正确，如DDR的T点结构）。
   • 查看长度信息：
     • 布线时，状态栏会显示当前线段的长度和网络的总长度。
     • 使用 报告 (Reports) -> 板级信息 (Board Information) -> Routing 选项卡查看所有网络长度。
     • 使用交互式长度调整工具栏（见下一步）。
   • 启动交互式长度调整（绕蛇形线 / Tuning）：
     • 选择需要调整长度的走线（或差分对走线）。
     • 快捷键 U -> L 或菜单 布线 (Route) -> 交互式长度调整 (Interactive Length Tuning)。
     • 或者点击工具栏上的 Tune 图标（波浪线符号）。
   • 执行长度调整：
     • 工具激活后，鼠标指针变为十字光标。
     • 移动到需要增加长度的线段上（通常是空间充裕的区域）。
     • 按下 Tab 键： 弹出 Interactive Length Tuning 设置窗口：
       • Style: 选择蛇形线样式（与规则兼容）。
       • Target Length: 通常选择 Use Length Rule （自动应用步骤1设置的规则）。
       • Pattern: 选择蛇形线模式（如 Accordion 手风琴式常用）。
       • Amplitude, Gap: 设置蛇形线的幅度和间距（根据空间和规则调整）。
       • 勾选 Show Target Length / Show Current Length 。
     • 点击 OK。
     • 按住鼠标左键： 沿着走线方向拖动鼠标。Altium 会自动在你拖动的路径上添加符合设定参数的蛇形线。注意观察状态栏或工具提示显示的当前长度和目标长度（及差值）。
     • 松开鼠标左键： 完成该段蛇形线的添加。
     • 重复： 可能需要在不影响信号质量和空间的地方添加多处蛇形线才能达到目标长度。

3. 验证等长

   • PCB 面板 (PCB Panel):
     • 打开面板（右下角 Panels -> PCB）。
     • 选择 Nets 视图。
     • 展开 Length 列。检查相关网络的长度是否在规则设定的公差范围内。
     • 如果设置了匹配组 (Matched Length Groups)，切换到该视图，可以直观看到组内所有网络的长度柱状图和偏差值（Delta）。
   • 设计规则检查 (DRC):
     • 运行 DRC (工具 (Tools) -> 设计规则检查 (Design Rule Check) -> 运行 DRC)。检查报告中会列出违反 Matched Length 规则的网络。
   • 长度监控： 在交互式长度调整过程中，状态栏和工具提示会实时显示当前长度与目标的差值。

二、 重要注意事项与技巧

1. 拓扑结构优先： 确保所有需要等长的网络共享相似的拓扑结构（例如都是从CPU到菊花链的第一个负载）。结构不同，强行绕等长可能无效。
2. 参考网络选择： 通常选择布线路径最长、约束最严格或最关键的信号作为目标长度参考。
3. 差分对处理：
   • 先设置差分对: 设计 (Design) -> 类 (Classes) 创建差分对类 (Differential Pair Classes)，并定义对内阻抗等规则。
   • 对内等长： 在匹配组规则中，差分对作为一个整体成员。差分对内部两根线（P/N）之间的长度差通常由单独的 Differential Pairs Routing 规则控制（设置 Max Uncoupled Length 或 Max Mismatched Length）。
   • 对间等长： 将多个差分对加入同一个 Matched Length 组，设置公差。
4. xSignals (高级时序分析 - 推荐用于复杂接口如 DDRx)：
   • 设计 (Design) -> xSignals -> 运行向导 (Run Wizard... )。
   • 自动分析源到负载（或多负载）的完整信号路径，计算更精确的时序需求（包括T型分支长度补偿）。生成的 xSignal 可以直接替代网络（Net）用在 Matched Length 规则中，使等长目标更符合实际时序。
5. 蛇形线设计：
   • 位置： 尽量放在信号变化不敏感的区域（远离芯片、连接器、过孔密集区、电源分割区）。避免在高速信号的拐角处绕。
   • 幅度 & 间距： 幅度不宜过大（通常 ≤ 3-5倍线宽），间距不宜过小（通常 ≥ 3倍线宽），以减少串扰和阻抗突变。遵循规则中设定的值。
   • 方向： 优先平行于原始走线方向绕线。
6. 空间预留： 在初步布线时，为后续绕等长预留足够的空间（通常在关键组附近留出空白区域）。
7. 分段绕线： 可以在走线的不同段落添加蛇形线，避免单一区域绕线过长导致空间不足或信号问题。
8. 复用规则： 相似的信号组（如DDR的不同Byte Lane）可以复制规则修改适用范围。
9. 验证不能少： 布线完成后务必运行DRC检查长度匹配规则，并用PCB面板确认长度差。

三、 总结流程

1. 规划： 确定哪些网络需要等长，公差是多少，拓扑结构如何。
2. 组织： 创建网络类 (Net Classes) 和/或差分对类 (Differential Pair Classes)。
3. 规则： 设置 Matched Length 规则，定义目标长度（通常是自动计算最大长度）、公差、匹配组、蛇形线样式。
4. 布线： 完成基本布线连接。
5. 调整： 使用 交互式长度调整 (U -> L) 工具添加蛇形线，逐步逼近目标长度。
6. 验证： 利用 PCB 面板 (Matched Length Groups视图) 和 DRC 检查等长是否符合要求。

熟练掌握Altium的等长布线功能，结合合理的规则设置和细致的绕线操作，是设计稳定可靠的高速PCB的关键技能。务必关注信号完整性要求和PCB制造约束。