stm32f103 时钟

STM32F103 的时钟系统是其核心功能之一，负责为内核、外设和总线提供稳定的时钟信号。以下是其主要特点及配置要点：

1. 时钟源

STM32F103 支持多种时钟源，可根据需求灵活选择：

HSI（内部高速时钟）
- 8 MHz RC 振荡器，精度较低但无需外部电路。
- 作为备用时钟源或系统启动时的默认时钟。
HSE（外部高速时钟）
- 4~16 MHz 外部晶振（通常用 8 MHz），精度高。
- 需外接晶体振荡器和负载电容，常用于高性能场景。
PLL（锁相环）
- 可倍频 HSI 或 HSE 的时钟，生成更高频率（最高 72 MHz）。
- 例如：8 MHz HSE × 9 倍频 → 72 MHz 系统时钟。
LSI（内部低速时钟）
- 40 kHz RC 振荡器，用于独立看门狗（IWDG）或低功耗 RTC。
LSE（外部低速时钟）
- 32.768 kHz 外部晶振，用于高精度 RTC 或低功耗模式。

2. 时钟树结构

STM32F103 的时钟通过复杂的分频/倍频网络分配：

SYSCLK（系统时钟）
- 可来自 HSI、HSE 或 PLL，最大频率 72 MHz。
- 通过 AHB 分频器 分配给内核、内存和总线。
总线时钟
- AHB 总线：最高 72 MHz（直接由 SYSCLK 分频）。
- APB1 总线：最高 36 MHz（用于低速外设如 SPI2、I2C、TIM2~7）。
- APB2 总线：最高 72 MHz（用于高速外设如 GPIO、SPI1、TIM1）。
外设时钟
- 每个外设的时钟可独立启用/关闭（通过 RCC 寄存器）。

3. 典型配置示例

目标：72 MHz 系统时钟（基于 HSE + PLL）

启用 HSE：等待外部晶振稳定。
配置 PLL：HSE 作为输入，倍频 9 倍 → 8 MHz × 9 = 72 MHz。
切换系统时钟到 PLL。
设置分频器：
- AHB 不分频（72 MHz）。
- APB1 分频 2（36 MHz）。
- APB2 不分频（72 MHz）。

4. 关键代码片段（标准库）

#include "stm32f10x.h"

void SystemClock_Config(void) {
    RCC_DeInit(); // 复位时钟配置

    // 启用 HSE
    RCC_HSEConfig(RCC_HSE_ON);
    while (RCC_GetFlagStatus(RCC_FLAG_HSERDY) == RESET);

    // 配置 PLL：HSE × 9 = 72 MHz
    RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9);
    RCC_PLLCmd(ENABLE);
    while (RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET);

    // 切换系统时钟到 PLL
    RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);
    while (RCC_GetSYSCLKSource() != 0x08); // 等待切换完成

    // 设置 AHB/APB 分频
    RCC_HCLKConfig(RCC_SYSCLK_Div1);     // AHB = 72 MHz
    RCC_PCLK1Config(RCC_HCLK_Div2);      // APB1 = 36 MHz
    RCC_PCLK2Config(RCC_HCLK_Div1);      // APB2 = 72 MHz
}