STM32F103 的系统时钟配置涉及多个时钟源和分频/倍频设置，以下是关键点总结：

1. 时钟源

• HSI（内部高速时钟）：8 MHz，作为默认系统时钟（启动时使用），精度较低。
• HSE（外部高速时钟）：通常接4-16 MHz晶体（如8 MHz），需手动启用，精度高。
• PLL（锁相环）：可倍频HSI或HSE，输出最高72 MHz（系统主频）。
• LSI/LSE：低速时钟（32 kHz），供独立看门狗（IWDT）或实时时钟（RTC）使用。

2. 时钟树配置（以72 MHz为例）

• HSE → PLL → SYSCLK：
  若HSE为8 MHz，配置PLL倍频系数为×9，得到72 MHz系统时钟。
• 分频设置：
  • AHB总线：通常不分频（72 MHz）。
  • APB1总线：最高36 MHz，需分频为2（72 MHz → 36 MHz）。
  • APB2总线：可全速运行（72 MHz）。

3. 配置步骤

1. 使能HSE：等待 RCC_CR 寄存器中的 HSERDY 标志就绪。
2. 配置PLL：选择HSE作为PLL输入，设置倍频系数为×9。
3. 设置分频器：
   • AHB不分频（HPRE=1）。
   • APB1分频为2（PPRE1=4）。
   • APB2不分频（PPRE2=1）。
4. FLASH等待周期：设置为2个周期（LATENCY_2），确保72 MHz下稳定。
5. 启用PLL：等待 PLLRDY 标志就绪后，切换系统时钟源至PLL。

4. 代码示例（使用标准库）

   void SystemClock_Config(void) {
       RCC_DeInit();                          // 复位RCC配置
       RCC_HSEConfig(RCC_HSE_ON);             // 启用HSE
       while (RCC_GetFlagStatus(RCC_FLAG_HSERDY) == RESET); // 等待HSE就绪

       RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9); // HSE不分频，倍频×9
       RCC_PLLCmd(ENABLE);
       while (RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET); // 等待PLL就绪

       FLASH_SetLatency(FLASH_Latency_2);     // 设置FLASH等待周期
       RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK); // 切换系统时钟到PLL
       while (RCC_GetSYSCLKSource() != 0x08);  // 确认切换成功
   }

5. 注意事项

• 时钟安全系统（CSS）：启用后，若HSE失效自动切换回HSI，防止系统崩溃。
• USB时钟：需48 MHz，可通过PLL分频（如72 MHz → 1.5分频）得到。
• MCO输出：可配置PA8引脚输出时钟信号供外部使用。

6. 常见问题

• HSE不起振：检查晶体/负载电容或尝试调整启动超时时间。
• 超频风险：确保PLL输出不超过72 MHz，避免芯片不稳定。
• 外设时钟限制：如APB1定时器时钟为72 MHz时，需启用“时钟倍频”模式。

通过合理配置时钟树，可充分发挥STM32F103性能，同时确保系统稳定性。建议参考官方手册《STM32F10x参考手册》第6章“复位和时钟控制（RCC）”。