登录/注册

74ls190引脚图及功能真值表

74LS190是一种常用的4位同步计数器芯片,可以实现多种计数和控制操作,在数字电路设计和应用中广泛使用。它是TTL技术的一种代表,能够在低功耗、高速度和低噪声的情况下完成多种逻辑操作。

更多

好的,这是 74LS190 (同步可逆计数器) 的引脚图和功能真值表的中文说明:

74LS190 引脚图 (顶视图,缺口朝上)

       ┌──────────┐
   CP  |1        16| Vcc     (电源 +5V)
  CTEN |2        15| Q0      (输出最低位)
    D0 |3        14| Q1
    D1 |4        13| Q2
    D2 |5        12| Q3      (输出最高位)
    D3 |6        11| LOAD
   U/D |7        10| MAX/MIN (最大/最小输出)
   GND |8         9| RCO     (行波时钟输出)
       └──────────┘

引脚功能说明 (中文):

  1. CP (Clock Pulse, 时钟脉冲输入): 计数器的时钟输入端。在 上升沿 (↑) 时,根据其他控制引脚的状态进行计数、加载或保持操作。
  2. CTEN (Count Enable Input, 计数使能输入): 低电平有效 (L) 的使能端。
    • CTEN = L: 允许计数器在时钟上升沿执行计数或并行加载操作。
    • CTEN = H: 禁止计数和加载,计数器保持当前状态。
  3. D0, D1, D2, D3 (Parallel Data Inputs, 并行数据输入, D0是最低位): 用于将数据并行加载到计数器的输入端。
  4. Q0, Q1, Q2, Q3 (Parallel Outputs, 并行输出, Q0是最低位, Q3是最高位): 计数器的状态输出端。当前计数值反映在这些引脚上(二进制码)。
  5. LOAD (Load Enable Input, 加载使能输入): 低电平有效 (L) 的异步并行加载控制端。
    • LOAD = L: 无论时钟状态如何,立即将 D0-D3 输入端的数据加载到计数器中,成为新的计数值(Q0-Q3 立即变为 D0-D3)。
    • LOAD = H: 计数器在时钟上升沿响应计数操作(受 CTEN 和 U/D 控制)。
  6. U/D (Up/Down Input, 加/减计数控制输入):
    • U/D = L: 减法计数模式(减计数)。
    • U/D = H: 加法计数模式(加计数)。
  7. MAX/MIN (Max/Min Output, 最大/最小值输出): 当计数器达到其 最大 (加法计数时为 15/1111,U/D=H) 或 最小 (减法计数时为 0/0000,U/D=L) 值时,输出 高电平 (H)。在其他计数值时输出低电平 (L)。用于检测计数器是否达到边界。
  8. RCO (Ripple Clock Output, 行波时钟输出): 当计数器达到其 最大 (加法计数时) 或 最小 (减法计数时) 值 并且 CTEN 为低电平 (CTEN = L) 时,在一个完整的时钟周期内输出一个 低电平 (L) 脉冲(在下一个时钟上升沿变低,在下下个时钟上升沿恢复高)。这个低脉冲通常用作级联下一个计数器(如74LS190/191/192/193)的时钟输入,用于扩展计数器位数。当未达到边界或 CTEN 为高时,RCO 为高电平 (H)。
  9. GND (Ground, 地): 电源地 (0V)。
  10. Vcc (Supply Voltage, 电源): 正电源引脚 (+5V)。

74LS190 功能真值表 (中文)

LOAD CTEN CP U/D 功能说明 (在 CP 上升沿 ↑) MAX/MIN RCO
L X X X 异步并行加载:将 D0, D1, D2, D3 数据加载到 Q0-Q3 见注1 见注2
H L H 加法计数 (加1):Q0-Q3 + 1 → Q0-Q3 见注1 见注2
H L L 减法计数 (减1):Q0-Q3 - 1 → Q0-Q3 见注1 见注2
H H X X 保持: 计数器状态保持不变 (Q0-Q3 不变) 见注1 H

符号说明:

真值表注释:

  1. MAX/MIN: 仅当计数器达到其当前计数模式(由 U/D 决定)下的边界值时输出 H,否则输出 L。加载、计数或保持操作都可能使计数值达到边界。
  2. RCO:
    • LOAD = L 时,RCO 的状态不确定,依赖于内部异步加载过程。设计时不能依赖此时的 RCO 电平。
    • LOAD = HCTEN = L 时:
      • 在 CP 上升沿执行计数操作后,如果新的计数值达到该 U/D 模式下的边界值 (加法到满值或减法到 0),则 RCO 会输出一个时钟周期的低电平脉冲(在下一个 CP 上升沿变低,在下下个 CP 上升沿恢复高)。
      • 如果新的计数值未达到边界值,RCO 保持为 H
      • 如果 CTEN = H,无论计数值是多少,RCO 固定输出 H (见保持模式)。

总结: 74LS190 是一个带并行加载、同步加/减功能的十进制计数器(其实是 BCD 码,0-9,但因用户问的是190型号,这里说明190是BCD 0-9计数;而191是4位二进制0-15计数),可通过 LOAD 异步预置初值,通过 U/D 选择计数方向,通过 CTEN 控制计数使能,并有 MAX/MIN 和 RCO 引脚用于边界检测和多片级联扩展。所有操作的核心触发条件是时钟 CP 的上升沿(LOAD 操作除外,它是异步的)。

74ls160引脚功能真值表介绍

74ls160引脚图管脚图及

2022-05-25 16:39:14

怎样去设计一种基于74LS190通行时间可调的两路***通灯

怎样去设计一种基于74LS190通行时间可调的两路***通灯?如何对基于74LS190通行时间可调的两路***通灯进行优化并仿真?

2021-08-18 07:37:39

74ls163引脚功能表

74LS163是4位二进制同步计数器,它具有同步清零、同步置数的功能,它可以灵活的运用在各种数字电路,以及单片机系统种实现分频器等很多重要的功能

2021-07-08 16:00:13

bq77905引脚等效

电子发烧友网站提供《bq77905引脚等效图.pdf》资料免费下载

资料下载 李杰 2024-10-15 11:18:11

BQ769x0引脚等效

电子发烧友网站提供《BQ769x0引脚等效图.pdf》资料免费下载

资料下载 丁冬芹 2024-10-08 10:27:49

74LS190高速的硅栅CMOS器件芯片学习参考手册

74LS190高速的硅栅CMOS器件芯片学习参考手册免费下载。

资料下载 姚小熊27 2021-05-24 16:55:28

cd4047引脚及其各功能说明资料下载

电子发烧友网为你提供cd4047引脚图及其各脚功能说明资料下载的电子资料

资料下载 王超 2021-04-20 08:49:58

74LS90引脚引脚功能资料免费下载

74LS90逻辑电路图如图3.6-1所示,它由四个主从JK触发器和一些附加门电路组成,整个电路可分两部分,其中FA触发器构成一位二进制计数器;FD、FC、FB构成异步五进制计数器,在

资料下载 ah此生不换 2019-05-30 08:00:00

74ls161引脚功能介绍

74ls161引脚图及功能。

2021-07-08 15:40:22

74ls32引脚功能表

,6--2Y;7--GND; 右起:右上8--3Y,9--3A,10--3B;11--4Y,12--4A,13--4B;14--VCC 其中A,B为输入端,Y为输出端,GND为电源负极,VCC为电源正极。          74LS32

2021-07-08 11:22:59

74ls175引脚真值表

74ls175是常用的六D触发器集成电路,里面含有6组d触发器,可以用来构成寄存器,抢答器等功能部件。

2021-07-01 15:51:31

74ls147的引脚功能

74ls147引脚图管脚图和

2021-06-30 14:46:01

74ls00引脚功能真值表和特性参数

本文主要介绍74ls00引脚图及功能、

2021-06-16 16:02:03

74ls00引脚真值表及逻辑功能

74ls00为四组2输入端与非门(正逻辑),是基本逻辑电路,用来实现与非这一逻辑功能。

2021-06-08 09:15:18

单片机74hc245引脚应用电路及中文资料

使用74hc245来增强io口的驱动能力,下面介绍一下74hc245的管脚图等资料.

2019-07-05 07:51:32
7天热门专题 换一换
相关标签