好的，这是74LS160同步十进制计数器的引脚图和真值表，使用中文说明：

74LS160 引脚图 (14引脚 DIP封装)

        +-----+-----+
    Qc --|1    |   14|-- VCC (电源正极)
    Qb --|2    |   13|-- Qd (最高位输出)
    CLK --|3    |   12|-- GND (地)
 Enable P --|4 74LS160 |   11|-- Qa (最低位输出)
 Enable T --|5    |   10|-- LOAD (预置控制)
    CLR --|6    |    9|-- Data C (预置数据C)
  Data A --|7    |    8|-- Data B (预置数据B)
        +-----+-----+

关键：

1. 输出 Qa (LSB), Qb, Qc, Qd (MSB)：代表当前计数的二进制值（QD是最高位，QA是最低位），对应 0 到 9 的十进制状态。
2. CLK (Clock)：时钟输入端。上升沿触发计数、预置。
3. CLR (Clear, 清零)：异步清零输入端。低电平有效。当 CLR = 0 时，输出 QA QB QC QD 立即被置为 0000（计数值0），不受时钟 CLK 控制。
4. LOAD (Load, 预置)：同步预置控制输入端。低电平有效。当 LOAD = 0 时，在下一个 CLK 上升沿，数据输入端 Data A, Data B, Data C, Data D (注意：图中未标出引脚8为Data B，引脚9为Data C) 的数据将被加载到输出端 QA QB QC QD。
5. Enable P (计数控制 P), Enable T (计数控制 T)：计数使能输入端。两者都高电平有效。只有当两者都为高电平 (ENP = 1 且 ENT = 1) 时，计数器才会在 CLK 上升沿进行正常计数（从当前状态+1）。注意：图中引脚4应为 ENP (或 CEP)，引脚5应为 ENT (或 CET)。
6. Data A, Data B, Data C, Data D (预置数据 A, B, C, D)：当 LOAD = 0 时，用于设置计数器预置值的数据输入端。Data A 对应于 QA (LSB)，Data D 对应于 QD (MSB)。
7. RCO (Ripple Carry Output, 行波进位输出)：图中未标出！ 74LS160 通常有一个进位输出引脚。在标准14脚DIP封装中，RCO 通常在引脚15。但14脚封装没有这个引脚（16脚封装有）。74LS160的标准封装是16脚。请务必确认你使用的是哪种封装。如果在14脚封装中，可能需要查阅具体型号或数据手册确认是否有引出 RCO（通常没有），或者用 ENT/RCO 逻辑描述。
   • RCO功能： 当计数器计数到最大值（9，即 QD QC QB QA = 1001）且计数使能 ENT = 1 时，RCO = 1。这用于级联到更高位的计数器。RCO = QD . QC . QB . QA . ENT
8. VCC (Pin 14), GND (Pin 7)：电源引脚 (+5V) 和地。

74LS160 真值表

真值表说明:

1. 异步清零优先级最高： CLR = 0 时，不管其他输入是什么，立刻将计数器置为0（0000）。
2. 同步预置： 当 CLR = 1 且 LOAD = 0 时，在 CLK 上升沿 时，将输入数据 Data D, Data C, Data B, Data A 加载到输出 QD, QC, QB, QA。
3. 计数： 当 CLR = 1、LOAD = 1、ENP = 1 且 ENT = 1 时，在 CLK 上升沿，计数器在内部状态基础上加1。如果当前是9（1001），则下一个状态是0（0000）。
4. 保持： 如果 CLR = 1 且 LOAD = 1，但 ENP 和 ENT 不同时为1（即 ENP=0 或 ENT=0 或两者都为0），那么：
   • 如果 CLK 处于稳态（X=任意），输出保持当前值不变。
   • 如果 CLK 出现上升沿，输出仍然保持当前值不变（不计数，也不预置）。

关键特性总结

• 同步计数器。
• 十进制计数： 计数范围 0 到 9。
• 同步预置： 将计数器预置到指定值需要时钟上升沿配合（LOAD=0时）。
• 异步清零： 立即将计数器清零（CLR=0时）。
• 计数控制： ENP 和 ENT 同时为高才能计数。
• 行波进位输出（RCO）： 用于级联（标准16脚封装）。在9且ENT=1时输出高电平。

请注意：在连接电路时，务必确认你的芯片是74LS160还是其他变种，以及具体的封装形式(14脚或16脚)。