以下是74LS190同步可逆计数器（十进制）的引脚图及功能说明，使用中文详解：

一、引脚图（顶视图）

        ┌──┬──┐
   MR₀ ─┤1  └─┐16├─ Vcc (+5V)
   CTEN ┤2   15├─ Q₀
    CPD ┤3   14├─ Q₁
  CP/UP ┤4   13├─ Q₂
    D₀ ─┤5   12├─ Q₃
    D₁ ─┤6   11├─ RCₒ
    D₂ ─┤7   10├─ LOAD'
    D₃ ─┤8    9├─ GND
        └──────┘

方向说明：缺口朝左时，左上为第1脚，逆时针编号。

二、引脚功能详解

1. 输入控制端

   • MR₀ (Pin 1)：异步清零端（高电平有效）。
     → 当 MR₀=1 时，计数器强制归零（Q₃Q₂Q₁Q₀=0000）。
   • LOAD' (Pin 10)：并行置数端（低电平有效）。
     → 当 LOAD'=0 时，D₀~D₃数据立即加载到输出（Q₀~Q₃）。
   • CTEN (Pin 2)：计数使能端（低电平有效）。
     → CTEN=0 时允许计数，CTEN=1 时禁止计数。
   • CP/UP (Pin 4)：加/减控制端（方向选择）。
     → CP/UP=1：加计数（UP），CP/UP=0：减计数（DOWN）。

2. 时钟信号

   • CPD (Pin 3)：时钟输入端（上升沿触发计数）。
     → 在 CTEN=0 且 LOAD'=1 时，时钟上升沿触发计数操作。

3. 数据输入/输出

   • D₀~D₃ (Pin 5~8)：并行数据输入端。
     → 用于预置计数初始值（LOAD'有效时加载）。
   • Q₀~Q₃ (Pin 14,13,12,11)：计数输出端（Q₀为最低位）。
     → 输出十进制计数值（0~9），以BCD码形式表示。

4. 级联与标志

   • RCₒ (Pin 11)：行波时钟输出端（用于级联）。
     → 加计数时，Q₃Q₂Q₁Q₀=1001（9）的下一个时钟周期输出低电平脉冲。
     → 减计数时，Q₃Q₂Q₁Q₀=0000（0）的下一个时钟周期输出低电平脉冲。

5. 电源与地

   • Vcc (Pin 16)：电源正极（+5V）。
   • GND (Pin 9)：接地端。

三、核心功能总结

⚠️ 注意：

• 所有控制信号优先级：清零（MR₀） > 置数（LOAD'） > 计数（CTEN）。
• 级联时，将前级 RCₒ 接后级 CPD 可实现多级计数（注意时钟同步）。

典型应用场景

• 数控系统中实现双向计数（如位置控制、频率分频）。
• 配合显示译码器（如74LS47）构建十进制计数器显示电路。
• 时序逻辑设计中的状态计数器（如分频器、序列发生器）。

如需具体电路示例或时序图说明，可进一步补充说明需求！