以下是74LS192（同步十进制可逆计数器）的引脚图及功能表的中文说明：

74LS192 引脚图（16引脚DIP封装）

       ┌──┬──┐
   CPu │1 └─┘ 16│ Vcc (电源+5V)
   CPD │2     15│ MR (异步清零)
    PL │3     14│ Q0 (输出位0)
   D0  │4     13│ Q1 (输出位1)
   D1  │5     12│ Q2 (输出位2)
   D2  │6     11│ Q3 (输出位3)
   D3  │7     10│ BO (借位输出)
  GND  │8      9│ CO (进位输出)
       └───────┘

引脚功能说明：

1. CPu：加计数时钟输入（上升沿触发）
2. CPD：减计数时钟输入（上升沿触发）
3. PL：并行置数控制（低电平有效）
4. D0~D3：并行数据输入（预置数）
5. Q0~Q3：计数输出（Q3为最高位）
6. MR：异步清零（高电平有效，优先于时钟）
7. CO：进位输出（加计数至9时输出低脉冲）
8. BO：借位输出（减计数至0时输出低脉冲）
9. GND：接地（0V）
10. Vcc：电源（+5V）

功能表

符号说明：

• H：高电平（1）｜L：低电平（0）｜X：任意状态
• ↑：上升沿触发｜↓：下降沿触发
• CO：加计数至1001（9）时输出 低脉冲
• BO：减计数至0000（0）时输出 低脉冲

关键特性

1. 同步操作：计数由时钟边沿触发，输出同时更新。
2. 异步清零：MR=1时强制清零（优先级最高）。
3. 双时钟设计：加/减计数使用独立时钟（CPu加、CPD减）。
4. 预置数功能：PL=0时，D0~D3数据载入输出端。
5. 级联支持：通过CO（进位）和BO（借位）实现多芯片级联。

典型应用场景：
数字计时器、频率分频器、工业控制计数器等需要十进制计数/倒计时的场景。
注意：实际接线时需确保未使用的控制引脚（如PL、MR）接高电平（H）避免误操作。