RS触发器（Reset-Set Flip-Flop）是最基本的时序逻辑电路之一，具有存储1位二进制数据的功能。其核心逻辑功能如下（以基本或非门结构的RS触发器为例）：

核心逻辑功能表

关键特性详解

1. 双稳态存储

   • 有两个稳定状态：Q=1 / ~Q=0 或 Q=0 / ~Q=1，可长期保持状态直到输入改变。

2. 异步控制（无时钟）

   • 输入信号（S/R）直接改变输出状态，无需时钟触发（注：同步型RS触发器带时钟信号）。

3. 约束条件

   • 禁止 S=1 且 R=1：
     此时两个输出端均为0，破坏互补输出原则。当信号同时撤销（回到S=R=0）时，输出可能振荡或处于亚稳态（不可预测状态）。

4. 与非门实现差异

   • 若使用与非门构建（输入低电平有效），逻辑规则不同：
     • S̅=0, R̅=0 → 禁用态
     • S̅=0, R̅=1 → 置位（Q=1）
     • S̅=1, R̅=0 → 复位（Q=0）
     • S̅=1, R̅=1 → 保持状态

5. 应用场景

   • 消抖开关、简单状态机、寄存器基础单元等。

典型波形示例

S: __|‾‾|____|‾‾|________
R: ________|‾‾|____|‾‾|__
Q: __|‾‾‾‾‾‾|__|‾‾‾‾|???_  (S=R=1时输出不确定)

说明：当S脉冲出现时Q置1；R脉冲出现时Q清零；S与R同时为1是非法操作。

注意事项

• 避免无效输入：实际电路中需确保S和R不同时为高电平（或低电平，取决于实现方式）。
• 亚稳态风险：在信号跳变或撤销时刻可能出现短暂非稳态，需通过电路设计规避。
• 同步扩展：在时钟控制的RS触发器中，输入仅在时钟边沿生效，提高系统稳定性。

总结来说，RS触发器的核心功能是通过置位(S) 和复位(R) 信号控制1位数据的存储与更新，但必须严格遵守输入约束条件以避免逻辑冲突。它是理解更复杂触发器（如D、JK触发器）的基础。