74ls373功能及使用方法

74LS373 是一款非常常用、经典的 8 位三态输出透明锁存器 集成电路芯片。它在数字电路中主要用于数据的暂存（锁存）、总线的隔离与驱动。

核心功能：

数据锁存 (Latching)： 它可以接收并临时存储（锁存）出现在其 8 个数据输入引脚 (1D 到 8D) 上的数据。
三态输出 (Tri-State Output)： 它的 8 个输出引脚 (1Q 到 8Q) 具有高电平(1)、低电平(0)和高阻态(Z) 三种状态。高阻态相当于断开连接，允许多个设备共享同一组总线而不会产生冲突。
透明模式 (Transparent Mode)： 在特定控制信号下，输入端的信号变化会直接传递到输出端，此时锁存器像一个“透明”的缓冲器。

主要特性：

引脚说明 (常用 DIP-20 封装)：

引脚号	名称	功能
1	`OE`	输出使能 (Output Enable)，低电平有效(`0`)。当 `OE`=0 时，输出端`Q`有效（输出锁存的数据）；当 `OE`=1 时，输出端`Q`呈高阻态 (`Z`)
2	`1Q`	锁存器 1 输出
3	`1D`	锁存器 1 数据输入
4	`2D`	锁存器 2 数据输入
5	`2Q`	锁存器 2 输出
6	`3Q`	锁存器 3 输出
7	`3D`	锁存器 3 数据输入
8	`4D`	锁存器 4 数据输入
9	`4Q`	锁存器 4 输出
10	`GND`	接地 (0V)
11	`LE`(`G`)	锁存使能 (Latch Enable)，高电平有效(`1`)。当 `LE`=1 时，输入端`D`的数据“透明”地传递到输出端`Q`（锁存器打开）。当 `LE`从 `1`->`0`（下降沿）时，输入端`D`此刻的数据被锁存，之后`D`端的变化不影响输出`Q`（锁存器关闭）
12	`5Q`	锁存器 5 输出
13	`5D`	锁存器 5 数据输入
14	`6D`	锁存器 6 数据输入
15	`6Q`	锁存器 6 输出
16	`7Q`	锁存器 7 输出
17	`7D`	锁存器 7 数据输入
18	`8D`	锁存器 8 数据输入
19	`8Q`	锁存器 8 输出
20	`Vcc`	正电源 (+5V)

使用方法与控制逻辑：

74LS373 的工作状态主要由两个控制引脚 LE (或 G) 和 OE 决定：

锁存操作 (数据捕获与保持)：
- 当 LE 为高电平 (1) 时：锁存器处于 透明模式 (Transparent Mode)。此时，输入端 D 的任何变化会立即反映到输出端 Q（前提是 OE=0）。输出 Q 跟随输入 D 变化。
- 当 LE 从高电平 (1) 跳变到低电平 (0)（下降沿）：在这个下降沿时刻，输入端 D 的数据被 “捕获”并锁存 在芯片内部的存储单元中。
- 当 LE 为低电平 (0) 时：锁存器处于 保持模式 (Hold Mode)。输出端 Q 将保持住 LE 下降沿时刻捕获的数据值，不再受输入端 D 后续变化的影响。锁存的数据被稳定保持。
输出控制：
- 当 OE 为低电平 (0) 时：输出有效。此时，
  - 若处于透明模式 (LE=1)，则 Q = D (实时跟随输入)；
  - 若处于保持模式 (LE=0)，则 Q 输出锁存的数据。
- 当 OE 为高电平 (1) 时：输出高阻态 (High-Impedance)。无论 LE 和 D 是什么状态，所有 8 个输出引脚 1Q - 8Q 都呈现高阻态 (Z)。这意味着输出端几乎与电路断开连接，不影响总线状态。这是允许多个设备共享同一组总线的关键。

总结工作模式：

`LE` (锁存使能)	`OE` (输出使能)	工作状态	输出 `Q` 的行为
1 (高)	0 (低)	透明模式	`Q` 跟随 `D` (实时变化)
1 (高)	1 (高)	透明模式 + 输出禁止	高阻态 (`Z`) (输出无效，断开)
0 (低)	0 (低)	保持模式	保持锁存的数据 (不再随 `D` 变化)
0 (低)	1 (高)	保持模式 + 输出禁止	高阻态 (`Z`) (输出无效，断开)
从 `1` -> `0` 的下降沿 (捕获沿)	任意 (通常在 `0`)	数据锁存	在下降沿时刻，将当前 `D` 的数据锁存

典型应用场景：

微处理器/微控制器数据总线缓冲与锁存： 这是最经典的应用。在 CPU 与外部存储器或 I/O 设备通信时，地址信号通常需要在整个总线周期内保持稳定。74LS373 常用作地址锁存器 (Address Latch)：
- CPU 先将地址的低 8 位数据放到地址/数据复用总线 (AD0-AD7) 上。
- CPU 发出一个控制信号 (例如 ALE - Address Latch Enable)，接到 LE 引脚。ALE 的下降沿将总线上的地址数据锁存到 74LS373 中。
- 74LS373 的输出 (1Q-8Q) 在整个访问周期内提供稳定的地址信号 (A0-A7)，供给存储器和外设使用。
- OE 通常接地 (0)，使其一直输出锁存的地址。
输入端口锁存： 锁存来自外部设备（如按键、传感器）的数据，并在微处理器读取端口之前保持数据稳定。
输出端口驱动： 为系统总线提供驱动能力（提高带负载能力）。
总线隔离器/多路复用器： 利用其三态特性，多个 74LS373 (或其他三态器件) 的输出可以连接到同一组总线上，通过控制各自的 OE 信号分时传输数据，避免总线冲突。

补充说明 (与 74LS373N)：

74LS373 和 74LS373N 通常指的是同一款芯片，N 后缀一般表示塑料双列直插封装 (PDIP, Plastic Dual In-line Package)，是最常见的封装形式。功能和电气特性完全相同。
类似器件： 74LS573 是非常相似的 8 位透明锁存器（也带三态输出）。它与 373 的区别主要是引脚排列优化了走线（输入和输出分别在芯片两侧），功能和真值表与 373 一致。在实际应用中，573 常常是更好的选择（在 PCB 布线时信号流更顺畅）。

提示板：

LE 是关键： 它控制数据何时被捕获。下降沿锁存数据！
OE 管总线冲突： 当不想输出数据时，务必将其设为高电平 (1)，让输出进入高阻态 (Z)！
锁存器 vs 寄存器： 74LS373 是一个锁存器 (Latch) 而不是触发器 (Flip-flop)。锁存器是电平敏感的 (LE=1 时透明)，而边沿触发器是边沿敏感（只在时钟边沿更新）。在选择器件时需注意这一区别。

理解并掌握好 LE 和 OE 这两个控制引脚的状态与作用，是成功使用 74LS373 的核心。它作为简单的数字接口电路，在微处理器系统和总线通信中有着不可替代的作用。