MSP430F149 的 ADC12 模块的采样频率取决于多个配置参数，以下是关键因素及计算方法：

1. 时钟源选择

ADC12 的工作时钟（ADC12CLK）可通过以下来源配置：

• 内部时钟（ADC12OSC）：典型频率约 5MHz（数据手册标称范围 0.45MHz~6MHz，具体受电压和温度影响）。
• 外部时钟：如 ACLK（通常 32.768kHz）、MCLK 或 SMCLK（由主时钟分频得到，例如 8MHz）。

通过寄存器 ADC12CTL1 的 SHSx 和 DIVx 位选择时钟源并设置分频系数（1/2/4/8）。

2. 采样保持时间与转换周期

• 采样保持时间：由 ADC12SHT0x 或 ADC12SHT1x 寄存器设置，可选 4/8/16/96 个 ADC12CLK 周期。
• 12 位转换时间：固定需要 13 个 ADC12CLK 周期。

总转换周期 = 采样保持时间 + 13
最大理论采样率 = ADC12CLK 频率 / 总转换周期

3. 示例计算

假设配置如下：

• 时钟源：内部 ADC12OSC = 5MHz（无分频）
• 采样保持时间：16 周期

则：
总转换周期 = 16（采样保持） + 13（转换） = 29 周期
最大采样率 = 5MHz / 29 ≈ 172.4kHz

4. 实际限制

• 模式影响：
  • 单次模式：需手动或定时器触发，实际速率受触发间隔限制。
  • 连续/序列模式：可接近理论最大值，但需确保中断或 DMA 及时处理数据。
• 信号源阻抗：高阻抗信号需延长采样保持时间以保证精度，这会降低有效采样率。
• ADC12 电气特性：数据手册规定最大 ADC12CLK 频率为 5.5MHz（3.3V 供电时），超频可能导致误差。

5. 优化建议

• 若需高采样率，优先选择 短采样保持时间（如 4 周期） 并启用 连续转换模式。
• 使用 DMA 传输数据 以减少 CPU 开销。
• 验证实际信号带宽是否满足 Nyquist 定理（采样率需大于信号最高频率的 2 倍）。

总结

MSP430F149 的 ADC12 在理想条件下可实现 ~172kHz 采样率，实际应用中需根据具体配置和信号特性调整。建议参考数据手册《MSP430F14x Family User's Guide》的 ADC12 章节进行详细配置。