TM4C123G 微控制器的 ADC 模块理论最大采样频率为 1 MSPS（每秒百万次采样），但实际采样率需结合以下因素综合确定：

关键影响因素

1. ADC 时钟配置：

   • ADC 模块的工作时钟由系统主频（最高 80 MHz）分频得到。例如：
     • 若分频至 16 MHz，每个转换周期需 16 个时钟周期（采样时间 + 12 位转换），则单次转换时间为 1 µs（对应 1 MSPS）。
   • 分频系数需通过 ADCCLK 寄存器设置，过高的分频可能降低采样率。

2. 多通道与轮询模式：

   • 多通道采样时，总采样率会被通道数均分。例如：
     • 2 通道轮询时，每通道最大采样率降至 500 kSPS。
   • 单通道连续采样可逼近 1 MSPS 的理论值。

3. 触发方式与数据处理：

   • 软件触发：受限于代码执行效率，实际采样率可能显著低于理论值。
   • 硬件触发（如定时器）：配合 DMA 传输，可更接近 1 MSPS。
   • 中断延迟：频繁中断会降低效率，建议使用 DMA 减少 CPU 开销。

4. 供电与噪声：

   • 高采样率可能引入电源噪声，需确保稳定的模拟供电（AVDD/AGND）和去耦设计。

优化建议

• 单通道+DMA 模式：优先使用硬件触发和 DMA，最大化吞吐率。
• 时钟配置示例：

  SysCtlADCSpeedSet(SYSCTL_ADCSPEED_1MSPS);  // 设置 ADC 时钟为 1 MSPS
  ADCClockConfigSet(ADC0_BASE, ADC_CLOCK_SRC_PLL | ADC_CLOCK_RATE_FULL, 1);  // 分频配置

• 权衡分辨率与速度：若允许降低精度（如 10 位模式），可进一步缩短转换时间。

典型应用场景

• 单通道高速采样：1 MSPS（理论值），适合音频或信号捕捉。
• 多通道低速监测：例如 4 通道轮询，每通道约 250 kSPS。

实际开发中需结合数据手册（如 TM4C123GH6PM Datasheet）和具体需求调整配置。