在TM4C123G微控制器中，ADC的采样周期通过配置ADC采样时间寄存器（ADC_SSCTL）和时钟分频来设置。以下是关键步骤：

1. 配置ADC时钟分频

ADC模块的时钟由系统时钟分频得到，通过ADC Clock Configuration (ADCCC)寄存器设置分频系数：

// 假设系统时钟为80MHz，分频为4（ADCCC=0x1），则ADC时钟为20MHz
HWREG(ADC0_BASE + ADC_O_CC) = ADC_CC_CS_SYSCLK | 0x1;

2. 设置采样时间寄存器

采样周期由ADC Sample Time Select (ADC_SSCTL)寄存器中的TS0、TS1等位控制：

• 短采样模式：默认4个ADC时钟周期。
• 扩展采样模式：通过设置TSn位（如ADC_SSCTL_TS0）启用，采样时间为16个ADC时钟周期。

// 示例：配置采样序列3的第0步为扩展采样时间
HWREG(ADC0_BASE + ADC_O_SSCTL3) |= ADC_SSCTL3_TS0;

3. 使用TivaWare库函数（推荐）

通过库函数ADCSequenceStepConfigure()设置采样时间和触发方式：

#include "tm4c123gh6pm.h"
#include "adc.h"

void ADC_Init() {
    // 启用ADC0模块时钟
    SysCtlPeripheralEnable(SYSCTL_PERIPH_ADC0);

    // 配置采样序列（序列3，优先级0，长度1）
    ADCSequenceConfigure(ADC0_BASE, 3, ADC_TRIGGER_PROCESSOR, 0);

    // 设置采样步骤：通道0，扩展采样时间（ADC_CTL_TS），结束序列（ADC_CTL_END）
    ADCSequenceStepConfigure(ADC0_BASE, 3, 0, ADC_CTL_CH0 | ADC_CTL_TS | ADC_CTL_END);

    // 启用ADC0和序列3
    ADCEnable(ADC0_BASE);
    ADCSequenceEnable(ADC0_BASE, 3);
}

4. 计算总转换时间

• 采样时间：短模式（4周期）或扩展模式（16周期）。
• 转换时间：固定12位精度需10个周期。
• 总时间：(采样时间 + 10) / ADC时钟频率。

例如，ADC时钟为20MHz，扩展采样模式总时间为： [ \frac{16 + 10}{20\,\text{MHz}} = 1.3\,\mu\text{s} ]

注意事项

• 信号源阻抗：高阻抗信号需更长的采样时间（推荐扩展模式）。
• 时钟分频限制：确保ADC时钟不超过数据手册规定的最大值（如16MHz@3.6V）。

通过以上步骤，可灵活配置ADC采样周期以满足不同应用需求。