半减器具有两个输入端（减数与被减数）及两个输出端（差数及借位数）的逻辑电路。

按照半加器和全加器的真值表写出输出端的逻辑表达式，对半加器，输出的进位端是量输入的“与”，输出的计算结果是量输入的异或；对全加器，也按照逻辑表达式做。