×

基于FPGA的高速AD采集卡设计

消耗积分:0 | 格式:pdf | 大小:342KB | 2017-08-30

黄媛

分享资料个

采用FPGA实现对AD 输出数据的高速采集

　　使用FPGA［1］产生CY7C68013的读写控制逻辑和AD芯片的AD采集时钟，最大限度地利用数据传输带宽，最高采样率可达到80Mbyte／s。针对传统的基于主控制器的AD采集系统存在着耗费 CPU资源、不利于高速采样等缺点，设计了基于复杂可编程逻辑器件（FPGA）和高速AD转换器、辅以必要外围器件的新型AD采集系统。该系统具有不占用主控制器资源、采样速度快且可调、可靠性高、配置灵活、成本低等一系列优点。 2 AD采集卡总体设计方案在A／D采集卡…上为了验证的需要，还加入了 D／A9760转换芯片，用于实时还原采样波形。 USB2．0接口用于和上位机进行数据通信。扩展接口用于和ARM系统进行采样数据传输。A／D采集卡系统框图如图l所示。

下载并关注上传者 开通VIP，低至0.08元下载/次

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉

评论(1)
发评论
lywjmh 2018-12-27
0 回复 举报
谢谢 很有用 收起回复

下载排行榜

全部1条评论

快来发表一下你的评论吧 !