在一个环境中实现实现FPGA地点和路线封装设计

在一个环境中实现从合成到封装位置和路由，以及位流生成的整个fpga设计。常见的选项是运行时和路由都内置到接口中，并且报表是位于同一位置的组合结果。