为什么需要注意SiC MOSFET栅极？

作者：Martin Warnke和Yazdi Mehrdad Baghaie

各种拓扑结构中SiC MOSFET的出现大大提高了性能和效率。但是，如果使用不当，工程师会很快发现自己对设备故障感到沮丧。与客户的看法形成鲜明对比的是，这些故障通常不是SiC MOSFET技术的固有弱点，而是围绕栅极环路的设计选择。特别是，对高端设备和低端设备之间的导通交互作用缺乏关注会导致因错误的电路选择而引发的灾难性故障。在本文中，我们表明，在栅极电路环路中使用栅极源电容器进行经典的阻尼工作是一个巨大的隐患，并且是SiC MOSFET栅极经常被隐藏的杀手。这种抑制闸门振动的做法，为了改善开关瞬态，实际上会在栅极上造成很大的应力。通过测量不容易看到这种应力，因为它们出现在内部栅极节点上，而不是外部可测量的节点上，这要归功于CGS，似乎被很好地弄湿了。此外，我们讨论了必须给予SiC MOSFET体二极管的注意。SiC MOSFET的体二极管周围存在许多误解，以至于即使是资深技术人员有时也认为该体二极管是无反向恢复的。实际上，我们证明了SiC MOSFET的体二极管，尤其是平面栅极器件，可能是造成栅极损坏的罪魁祸首。

为什么需要注意SiC MOSFET栅极？尽管具有常规的SiO 2栅氧化物，但是该氧化物的性能比常规的基于Si的半导体中的经典的Si-SiO 2界面差。这是由于在SiC的Si端接面上生长的SiO 2界面处的固有缺陷。相对于基于Si的器件，这使氧化物更容易受到过电压的影响，并且其他电应力极大地限制了V GSMax。

图1显示了SiC MOSFE的活泼二极管，小Q RR和短t rr很难测量，并且经常与测试系统的寄生电容相混淆。但是，在I RR回程管脚中可能会发生di / dt> 40 A / ns的情况。这种超快的IRR事件可能会使器件本身的V GS上拉超过V的电压，并在每个导通周期内引起严重的过应力。产生的过冲与I RR速度成正比。最终，这种持续的压力将导致灾难性的失败。 

图1：反向恢复电流SiC MOSFET

除了使能的门上的过应力外，禁用的门也会受到影响。如果V GS > V th，则I D开始在禁用的设备中流动。直通电流将导致谐振电路的进一步激励，并可能发生直通电流引起的自持振荡。如图2所示。

图2：SiC MOSFET的开关瞬态：V DD = 720V，I D = 20A，T C = 175°C，R G =10Ω，C GS = 10nF

通常，设计人员试图通过添加一个外部C GS电容器来减轻这些振荡效应（图2中所示的影响）。这个电容器可以方便地抑制振荡，并且似乎可以解决问题。可以看到的事实是，衰减和由此产生的干净的示波器图像类似于真实门外的事件，设计人员实际上在做的事情正在恶化对真实门的影响。外部C GS会增加一个谐振腔，并使栅极上快速I RR瞬变（反跳）的影响恶化。使用物理的，可扩展的SPICE模型，可以研究这些难以探测的效果，并会很快注意到C GS电容器。图3显示了仿真原理图，图4显示了最终结果，显示了由快速IRR和添加的阻尼电容器之间的相互作用引起的V GS上的7 V过应力。

图3：仿真示意图

图4：仿真分析

使用SiC MOSFET成功进行高速开关的关键是对栅极电路和所用器件的驱动条件进行适当的调整，仔细阅读数据手册将迅速揭示当前器件内部RG的快速范围。此外，移除外部C GS电容器，设置正确的外部栅极电阻R G，并使用具有源极感测的封装（TO-247-4L，D 2 PAK-7L或类似产品），并结合正确的栅极环路设计，将产生最好的切换。如果要照顾到其余的环路寄生电感，则启用超过120 V / ns和6 A / ns的瞬态电压（使用同类最佳的MOSFET）。

编辑：hfy