资料下载
信号完整性基础的入门手册
分享资料个
信号完整性描述
根据定义， “完整性”是指“完整和无损害的”。 同样，一个具有良好的完整性的数字信号有干净、快速的上升沿；稳定和有效的逻辑电平；准确的时间位置和没有任何的瞬态跳变。
对于系统开发者而言，不断发展的技术，使得系统开发、生产和维护完整、无损害信号的数字系统越来越困难。
本文的目的是提供引一些有关在数字系统信号完整性相关的见解，并说明其原因，特点，影响和解决方案。
数字技术和信息时代
二十多年前出现的个人电脑和蜂窝电话技术，已经从技术创新逐渐演变为生活必需品。对于他们，总的发展趋势保持不变：要求更多的功能和服务，需要更多的带宽。第一代个人电脑，用户会为建立一个简单的电子表格而感到振奋。但到了现在，他们的需求详细的图形、高品质的音频，以及快速的流视频。此外，手机也不再仅仅只是满足人们的交谈需求。
我们周围的世界现在越来越多的依赖于信息快速、可靠的传递。术语“信息时代”是用来形容这个新的相互交织、相互依存，以数据为基础的时代。
半导体技术上持续的突破，已经在PC 总线架构，网络基础设施，数字无线通信得到广泛的应用。在个人电脑，特别是在服务器处理器的速度已经升级到GHz 的范围内，同时内存的吞吐量和内部总线速度也随之上升。
高速的数据传输技术支持更为强大的计算机应用，如3D 游戏和电脑辅助设计程序。先进的三维图像需要大量的数据在CPU、内存、显卡中进行传输。
计算机技术只是带宽信息时代的一个方面的。数字通信设备设计工程师（尤其是那些大力发展固网和移动网的基础设施）正逐步采用40 G 的光、电数据传输技术。与此同时，在数字高清视频技术领域，正在设计下一代传输高清晰、互动视频的设备。
众多技术正在推动数据传输率进步。新兴的串行总线正在打破并行总线构架的瓶颈。在一些情况下，故意增加系统时钟抖动以减少意外辐射。更小、更密集的电路板，采用球栅阵列封装和埋孔设计，这些都已成为IC芯片供应商寻求最大限度地提高密度并尽量减少路径长度新的方式。
逐渐增长的带宽为数字系统设计带来的挑战今天的数字带宽的“竞赛”需要有创新思维。现在的总线周期比20年前要快一千多倍。曾经在毫秒时间内发生的数据交互，现在要以纳秒来衡量。为了实现这一改进，信号边沿的速度比以往任何时候要快100 倍以上。
然而，电路板的技术由于某些物理现实的限制，未能跟上信号带宽的发展。芯片见得传输时间大致没有发生变化。虽然几何尺寸缩小，电路板仍需要足够的空间容纳IC 器件，连接器，无源元件，当然，还有总线本身。空间意味着距离，距离意味着延迟-这就是高速信号的最重要的挑战之一。
重要的是要记住，边沿的速度或上升时间，数字信号可以携带比自身重复频率更高频的能量。实际上，这些较
高的高频能量成分，用来构造理想的快速转换的数字信号。今天的高速串行总线，在时钟速率的第5 次谐波上往往有大量的能量集中。
因此，6 英寸长的电路板走线，在传输上升时间小于4或6纳秒的信号时，会变成一段传输线。电路板的走线不再是简单的导体。在较低的频率，走线主要呈现出电阻特性。随着频率增加，走线开始更像一个电容。在最高频率，走线的电感发挥更大的作用。
信号完整性问题会在高频时凸显出来。传输线阻抗的影响是至关重要的。沿着走线的阻抗不连续会增加信号的反射，减慢信号的边缘，增加串扰。当电路板的地平面和电源层呈现感性时，原有的电源去耦功效将大打折扣。
越来越快的边沿所产生的信号的波长越来越短，当波长和走线长度可比时，会造成意想不到的辐射电磁干扰（EMI）。这些辐射能量的可能会导致串扰和数字设备EMC （电磁兼容）测试的失败。
更快的速度一般也意味着更大的电流消耗，因此极为容易引起地弹效应，尤其是在多个信号同时跳变时。此外，较高的电流会产生更多的电磁辐射能量，必然引起串扰的发生。
随着数据传输率提高到千兆范围以后，数字设计师面对所有的挫折都来自于高频设计。一个理想的数字脉冲的时间和振幅应该是一致的，没有偏差和抖动，并快速干净的跳变。随着系统速度增加，越来越难以维持理想的信号特征，因此我们需要认真考虑的信号完整性问题。
信号完整性概念回顾
频率在千兆赫范围内，大量方面会影响信号的完整性：信号路径的设计，阻抗和负载，走线阻抗的影响，甚至电源的分配。
设计工程师的任务是从一开始最大限度地减少这些问题，一旦出现及时纠正他们。
为了做到这一点，必须进行信号损伤来源的调查：数字问题和模拟问题。
数字信号时序产生的问题
从事新技术应用的工程师在设计数字系统时，可能会遇到在数字形式上表现出的信号完整性问题。二进制信号在总线上或设备的输出产生不正确的值。这些错误可能会出现在信号的波形上（例如用逻辑分析仪进行定时测量），他们也可能会出现在状态或协议层。只需要一个错误的比特位就可以整个系统崩溃。
数字信号畸变源于许多根源。时间有关的问题特别是共同的：
总线冲突
当两个驱动器设备尝试同一时间使用相同的总线时会发生总线冲突。通常，一个驱动器应该保持高阻状态，不妨碍其他驱动器同时发送数据。如果高阻不及时改变，两驱动器则相互冲突。无论是那个驱动器，都会迫使总线的振幅达不到阈值电压。这将导致一个的逻辑水平应该是“ 1 ” 却变成“ 0 ”。对于高速总线，源端和接收端的总线冲突会由于飞行时间会变得更加复杂。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。 举报投诉
- 相关下载
- 相关文章
