高速 设计中电路互连对信号完整性影响主要表现为信号的反射和串 扰。本文在介绍高速 信号完整性的基本设计流程和传输线理论的基础上 在进行 布局布线前深入分析了影响信号完整性的 叠层设置和阻抗控 制的设计方法并分析了用于仿真的模型创建和校验方法。在分析了信号完整 性的反射 、串扰产生机理的基础上采用业界常用的信号完整性分析工具 在 布局布线前和布线后对高速系统中的反射、串扰问题进行了仿真 分析提出相应的解决方案调整优化电路确保信号完整性要求大大提高 了 投板成功率。 本文的主要工作 对信号完整性仿真流程、模型选择与创建、反射、串扰进 行了较深入的理论分析 给出了在常见情况下解决信号完整性问题的一些方法 并进行了相应的仿真验证 根据实际电路板项 目要求运用信号完整性分析方 法完成了 电路板的设计与仿真分析。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !