Hermes SI工具如何进行封装中Serdes与DDR建模仿真？

在高速信号中，Serdes、DDR技术已经成为现阶段成熟的主流技术。无论是传统的通信业务，还是火热的汽车电子、自动驾驶技术，Serdes、DDR技术的相关信号问题都可以归类到信号完整性。 随着系统级封装技术的不断成熟，系统集成度不断提高，封装中采用Serdes、DDR的技术越来越多。然而，在带来高速信号传输的同时，也带了串扰、噪声等相关问题亟待解决。如何能够快速解决其中的信号完整性问题成为了工程师完善产品的重要一环。 芯和半导体针对这一问题，独家开发了Xpeedic Hermes SI工具，它可以快速实现封装、Serdes、DDR结构的三维建模，同时进行快速精确的电磁场联合仿真，分析并解决所带来的信号完整性问题。

02

Metis建模及仿真流程

1.导入设计文件

在Hermes SI工具中，可直接导入Cadence的设计文件（.mcm/.sip/.brd）、ODB++文件、以及DXF和GDS文件。本案例中选择.mcm的设计文件进行建模。如图1，选择打开.mcm文件后，软件会自动生成对应的三维模型。其中的叠层属性也会随着设计文件一并导入进来。

图1 导入.mcm文件（已模糊处理）

2.模型切割

导入模型后，进行Serdes部分和DDR部分的模型切割，把信号走线的部分提炼出来单独仿真。切割模型时有手动切割、自动切割选项，这里根据软件自动切割功能，提取出差分对Serdes的差分对和DDR的走线部分。并根据走线添加相应的PORT端口。

3.Stackup及Port修改

如果根据需要，软件支持叠层信息与端口的修改。在模型生成后，点击工程树下的Stack up可以修改与编辑叠层信息。同样，点击工程树下的Port可以修改与编辑端口信息。

图3 叠层及端口管理

4.仿真环境设置

Hermes SI可设置仿真频率范围和频率间隔。同时支持多核多线程计算，可以提高仿真效率。在设置好网格和仿真器后，就可以进行仿真等待结果。

5.仿真结果查看

此案例中，针对Serdes部分和DDR部分提出了相应指标的要求，根据结果与指标进行比对。Serdes指标要求：8GHz以下，S21>-1dB，S11<-15dB，差分对间串扰小于-40dB；DDR指标要求：满足所有DDR信号间串扰小于-30dB。

图5 Serdes部分S11与S21结果

图6 Serdes部分及DDR部分串扰结果

根据结果表明：S21>-1dB指标不满足需求，可以进行优化。这里采用优化反焊盘的方式，增大反焊盘尺寸。  

6.设计优化

在padstack中，建立新的反焊盘，使用大4mil的尺寸代替原来的反焊盘。使用新旧两种反焊盘的仿真结果进行对比，可以看出增加反焊盘后，8GHz之前的S21结果得到改善。

03

总结

本文介绍了一种采用芯和半导体的Hermes SI工具进行封装中Serdes与DDR建模仿真的方法。通过导入设计文件并切割后，快速建立封装中的三维模型。设置好端口与仿真环境后，进行仿真。通过比对指标，将Serdes部分设计进行优化后，完善了指标。此案例可以让设计人员在设计封装时，提高整体可靠性。软件建模便捷，极大地降低了人员操作的繁琐性。

原文标题：怎样实现 “高速Serdes及DDR的封装设计仿真”？

文章出处：【微信公众号：Xpeedic芯禾科技】欢迎添加关注！文章转载请注明出处。

责任编辑：haq