自动连线的神器——emacs verilog mode

　　RTL顶层自动连线听说过吗？想学吗？我们今天就来介绍自动连线的神器——emacs verilog－mode。

　　emacs是什么？

　　江湖流传版：传说中神的编辑器。

　　维基百科版：Emacs（Editor MACroS，宏编辑器），最初由Richard Stallman于1975年在MIT协同Guy Lewis Steele Jr．共同完成。

　　verilog－mode是什么

　　简单点说就是支持Verilog、SystemVerilog（包括UVM）的emacs语法高亮文件。其中提到Verilog－mode支持Autos——这就是今天的重点。

　　Verilog－mode是由Michael McNamara [e-mail]和Wilson Snyder [e-mail]编写。难能可贵的是，这个verilog－mode保持着每月都有更新。

　　值得一提的是Wilson Snyder就是SystemVerilog开源仿真器Verilator的作者。

　　verilog－mode Autos有哪些功能

　　手动编写的verilog代码：

　　

　　由Autos处理后的Verilog代码：

　　

　　

　　大家可以看到，verilog－mode自动分析出：

　　· 模块的端口输入和输出

　　· 内部变量

　　· 敏感信号列表

　　· 提取子模块的端口定义

　　自动提取子模块的端口定义来连线是今天的重点中的重点。一般来讲，我们实例化模块时大部分的信号名与子模块定义的名字一致即可。如上面代码中的：

　　

　　特殊连接关系的处理

　　但常常我们顶层连接时会换一个名字。比如module A有一个输出端口dat＿o，module B有一个输入端口dat＿i，这两者怎么连？定义模版AUTO＿TEMPLATE，如下：

　　手动编写的verilog：

　　

　　由Autos处理后的verilog代码：

　　

　　在哪里找子模块定义？

　　默认规则：

　　· 当前文件夹下找

　　· 当前找不到怎么办，指定搜索路径（与verilog仿真器的参数－y一样）

　　使用方法：在顶层endmodule后面指定verilog－library－directories，如下：

　　

　　除了写模版还需要做什么？

　　只需要Ctrl－C Ctrl－A，仅此而已。

　　如果修改了子模块或者模版，再按一次Ctrl－C Ctrl－A。

　　更多功能

　　verilog－auto－arg for AUTOARG module instantiations

　　verilog－auto－ascii－enum for AUTOASCIIENUM enumeration decoding

　　verilog－auto－assign－modport for AUTOASSIGNMODPORT assignment to／from modport

　　verilog－auto－inout for AUTOINOUT making hierarchy inouts

　　verilog－auto－inout－comp for AUTOINOUTCOMP copy complemented i／o

　　verilog－auto－inout－in for AUTOINOUTIN inputs for all i／o

　　verilog－auto－inout－modport for AUTOINOUTMODPORT i／o from an interface modport

　　verilog－auto－inout－module for AUTOINOUTMODULE copying i／o from elsewhere

　　verilog－auto－inout－param for AUTOINOUTPARAM copying params from elsewhere

　　verilog－auto－input for AUTOINPUT making hierarchy inputs

　　verilog－auto－insert－lisp for AUTOINSERTLISP insert code from lisp function

　　verilog－auto－insert－last for AUTOINSERTLAST insert code from lisp function

　　verilog－auto－inst for AUTOINST instantiation pins

　　verilog－auto－star for AUTOINST ．＊ SystemVerilog pins

　　verilog－auto－inst－param for AUTOINSTPARAM instantiation params

　　verilog－auto－logic for AUTOLOGIC declaring logic signals

　　verilog－auto－output for AUTOOUTPUT making hierarchy outputs

　　verilog－auto－output－every for AUTOOUTPUTEVERY making all outputs

　　verilog－auto－reg for AUTOREG registers

　　verilog－auto－reg－input for AUTOREGINPUT instantiation registers

　　verilog－auto－reset for AUTORESET flop resets

　　verilog－auto－sense for AUTOSENSE or AS always sensitivity lists

　　verilog－auto－tieoff for AUTOTIEOFF output tieoffs

　　verilog－auto－undef for AUTOUNDEF ＝｀undef of local ＝｀defines

　　verilog－auto－unused for AUTOUNUSED unused inputs／inouts

　　verilog－auto－wire for AUTOWIRE instantiation wires

　　verilog－read－defines for reading ＝｀define values

　　verilog－read－includes for reading ＝｀includes

　　verilog－mode下载、安装

　　新版的GNU Emacs自带verilog－mode，如果需要最新的verilog－mode可以在官网下载

　　VIM用户咋办？

　　可以用VIM调动shell命令执行（emacs批处理模式），例如：

　　：！emacs －－batch ＜filenames．v＞ －f verilog－batch－auto

　　是不是很简单！