Verilog

28人关注
Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。 ...展开
关注标签,获取最新内容

相关推荐

更多 >
×
20
完善资料,
赚取积分