如何加快5nm芯片良率 ，EUV光刻或是关键要素

　　领先的芯片制造商台积电和三星正在大批量生产 5nm 器件，而台积电正在推进到年底推出首款 3nm 芯片的计划。但要实现如此激进的目标，工程师必须比以前更快地识别缺陷并提高良率。

　　处理 EUV 随机缺陷——非重复图案缺陷，如微桥、断线或缺失触点——是这一挑战的核心。这需要强大的高通量检测策略来检测和修复常见问题，例如缺少通孔。

　　良率工程师会定期识别芯片上需要针对性检查的关键区域。KLA营销副总裁 Satya Kurada 说：“检测配方在确定检测到哪些缺陷以及检测到多少缺陷方面发挥着关键作用。 ” “20 年前，运营商会为逻辑芯片设置两个护理区域——一个用于随机模式，一个用于 SRAM 区域。今天，我们的检测系统使用专利技术，根据用户定义的兴趣模式自动生成数十亿个非常微小的护理区域。”

　　投入 EUV 光刻

　　晶圆厂最重要的产量和成本驱动因素之一是极紫外（EUV，13.5nm）掩模层的净数量。EUV光刻是在 7nm 晶圆厂生产线中引入最关键的层，但在 5nm 节点，可能有 75% 的总层（逻辑器件中超过 50 个）需要 EUV 图案化。使用 193nm 曝光或 EUV 最常见的随机缺陷是随机打印失败。

　　“微桥与来自光刻胶或工艺工具的传统缺陷没有明显区别。因此，正在同时努力消除传统缺陷，通过设计新的光刻胶或改进干法蚀刻工艺来减少这些缺陷，”三星电子副总裁 Ki Chul Park 表示，他在 IITC ［1 ］。“总成本的最大贡献者是用于细间距金属和通孔层图案化的 EUV 层数。添加 EUV 层后，总成本大约会增加 1% 到 2% ［2］，这意味着添加 EUV 层必须导致面积减少 1% 到 2% 以上。” Park 指出，领先的 EUV 光刻胶能够单次曝光印刷 30nm 金属节距线，具有可制造的缺陷。

　　几十年来一直主导该行业的化学放大抗蚀剂 （CAR） 现在正受到新型金属氧化物抗蚀剂 （MOR） 的挑战。由 JSR 公司 Inpria 首创的 MOR 的优势在于它们更好地吸收 EUV，因此它们可以比 CAR 更薄，并且不太可能遭受图案崩溃的影响。其他选项也在出现，包括非 CAR 旋涂抗蚀剂，以及 Lam Research 的干法抗蚀剂沉积和去除工艺。有趣的是，EUV 扫描仪产生的光子量约为1/14由 ArF （193nm） 扫描仪生产的产品，再加上更精细的功能，解释了 Imec、ASML 和光刻胶制造商 JSR、信越化学和富士胶片之间的密集研发，以及 TEL 的光刻胶涂层/烘烤/显影工艺流程扩展 EUV 图案化能力。

　　解决随机变化

　　随机缺陷是任何随机的、孤立的缺陷，它们会导致诸如微桥接、局部断线以及触点丢失或合并等问题。线边缘保真度的损失称为线宽粗糙度（LWR）和线边缘粗糙度（LER）。在光刻中，临界尺寸 （CD） 不均匀性可以是局部的（一条线到另一条线）或全局的（跨晶圆），并且可能由标线错误、扫描仪错误或蚀刻和沉积错误引起。重叠误差是特征之间的对齐错误。如果边缘放置错误（EPE） 足够关闭，则金属之间可能会发生短路，或者微小的通孔可能会完全消失，从而导致电气开路。

　　D2S首席执行官 Aki Fujimura 表示：“芯片制造商必须区分随机指标和系统缺陷，即它们在一定程度上可以平等地扩展，这意味着特定设计中存在某种使其易受攻击的东西。 ” 他补充说，处于领先地位的芯片制造商必须解决系统变化的来源，并将随机（随机）缺陷控制在被认为可以接受大批量生产的水平。

　　随机图案缺陷是一个大问题。“这是一个价值数十亿美元的问题，因为随机因素在晶圆厂边缘放置错误预算中所占的比例要大得多，”Fractilia 首席执行官 Ed Charrier 解释说。“随机指标一直存在，但它们只占特征大小的一小部分，所以我们一直能够忽略它们，直到最近的节点，”Fractilia 的首席技术官 Chris Mack 说。在 22 纳米节点，随机缺陷占边缘放置误差 （EPE） 预算的 5%，但在 5 纳米节点，它占 EPE 总预算的 40%，在 3 纳米节点攀升至 50%，以此类推。更糟糕的是，在抗蚀剂中反应的光子数量非常少——称为 EUV 散粒噪声（类似于霰弹枪弹丸扩散）——4 到 5 个光子，会增加线边缘粗糙度。

　　“你有 4 个还是 5 个有很大的不同，”D2S 的 Fujimura 说。新的 EUV 工艺，包括先进的光刻胶，专注于提高 CAR 光刻胶的量子效率，以加快 EUV 吞吐量，同时最大限度地减少随机性。在 CAR 中，每个进入的光子会去保护多个抗蚀剂分子（化学放大）。增加量子效率意味着更大比例的可用光子导致光酸产生事件，或者每个光酸分子去保护更多的抗蚀剂分子，或两者兼而有之。光子引起的变化和稀有的 EUV 光子转化为成像事件会导致 EUV 中更高的随机后果。

　　量化变化

　　随机缺陷分为四类（如图1所示）：线边缘和线宽粗糙度；特征之间的 CD 不均匀性；叠加错误；并具有靠得太近（导致短路）或太远（导致开路）的边缘。

　　“所有这些因素都会影响设备性能、良率和可靠性，”Fractilia 的 Mack 说。在光刻单元中，光学检测工具与速度慢得多的扫描电子显微镜 （SEM） 相辅相成，后者可测量 CD 或提供在线缺陷审查和分类。CD-SEM 成像结果包含印刷线和空间的实际粗糙度，但也包含 SEM 噪声造成的粗糙度。Mack 解释说，传统的图像处理过滤器将平均粗糙度而不显示实际粗糙度。“我们开发了在频域而不是空间域中运行的工具，我们使用功率谱密度来查看长尺度和短尺度尺度的粗糙度，”他解释道。“我们可能会在晶圆上发生的实际变化之上测量 4.3 纳米的计量噪声，但通过减去计量噪声的处理，我们可能只会得到 1.3 纳米的粗糙度，”他说。然后，该工具对图案进行反向建模，以查看晶圆上的实际图像是什么。向前然后向后的模型允许在单个分析中捕获所有随机缺陷。它还为工程师提供了一种优化 SEM 使用的方法，即使使用来自不同供应商的工具，也能实现工具对工具的匹配。

　　Fractilia 的工具还加快了 SEM 的吞吐量。与电视图像一样，SEM 使用光栅扫描平均数帧（4 到 32）来生成最终图像，因此更高的图像分辨率包含更多帧但会延长测量时间。Fractilia 的工具允许在给定的测量精度（见图 3）下优化帧速率以获得更高的 SEM 吞吐量，工程师为给定的工艺层选择该精度。由于晶圆厂通常在生产车间拥有多个 SEM（由 KLA、应用材料、日立等制造），因此该软件工具还改进了 SEM 到 SEM 的匹配，以改进过程控制。

　　Imec 使用 Fractilia 的工具进行的一项研究表明，40nm 触点上的随机缺陷与线宽粗糙度之间存在相关性 ［3］。换句话说，LWR 充当制造中随机缺陷的代表。Mack 补充说，粗糙度测量不仅在制造中至关重要，而且在评估新光刻胶的研发环境中也很重要。“可能有 20 种材料可供选择，公司正在运行大量晶圆并测量 CD，以查看哪种材料产生更好的焦深和提供更好的粗糙度。通常，粗糙度的差异可能为 10%，但不同的材料可能具有影响粗糙度 10% 或 20% 的特性。是抗蚀剂之间的差异还是由于 SEM？这是一个大问题，”他说。“相反，我们可以去除 SEM 噪音并比较材料。”

 

 

　　图 1：随机指标包括与线边缘/线宽粗糙度、CD 不均匀性、重叠（对齐）错误和特征缺陷相关的缺陷。资料来源：Fractilia

 

 

　　图 2：对于这些数据，MetroLER 软件提供了最佳的 SEM 捕获率，可在 10 帧左右平衡精度、准确度和吞吐量。资料来源：Fractilia

　　捕获丢失的过孔

　　在先进的逻辑芯片上，过孔数达到数百万甚至数十亿，准确捕获丢失的过孔或触点对良率工程师来说是一项重大挑战。近年来，光学检测工具的供应商大幅更新了他们的工具和软件，以检测越来越多的越来越小的缺陷，并使用更智能的（支持人工智能的）软件更快地表征它们。检查工具“recipe”（给定工艺层的设置）包括以下选项：

　　光学设置（焦点偏移、放大倍率等）；

　　指定护理区域（将检查哪些模具区域），以及

　　图像处理算法设置（自动缺陷分类或 ADC 的阈值和规则）。

　　KLA 的 Kurada 表示，该公司的宽带等离子 （BBP） 光学图案化晶圆检测仪的另一个参数是可调波段（深紫外到红外），它可以提高不同薄膜（光刻胶、金属、低- k 电介质等）

　　但是工程师如何确定给定设备的护理区域？事实证明，通常使用两种方法。第一个使用基于历史的已知缺陷或麻烦位置。第二个方法使用已知的薄弱点或设计中具有风险特征的区域（例如密集的细线）从 IC 设计文件（例如 GDSII）中识别位置。然后，该软件会获取所有感兴趣的模式并自动生成护理区域。

　　例如，KLA 和 IBM Research 的工程师最近开发了一种基于重复阵列的分箱技术，该技术通过缺陷检测数据将缺失与晶圆位置相关联。［4］ 工程师发现了以前的工具未捕获的先前缺失的通孔，他们将问题追溯到晶圆上的特定区域，这表明反应离子蚀刻 （RIE） 步骤存在问题。

 

 

　　图 3：互连线之间的过孔缺失是蚀刻后检测监控的关键缺陷。资料来源：KLA、IBM、IEEE ASMC

　　在这项研究中，IBM 和 KLA 工程师开发了一种可靠的过程控制方法，用于在线捕获 BEOL 逻辑器件中缺失的过孔。［4］ 工程师使用 KLA 的检测方法在 RIE 的通孔链图案上定义设计中的关注区域（每个通孔周围），以提高对丢失通孔缺陷的捕获灵敏度。使用宽带等离子 （BBP） 光学检查工具检查护理区域，然后在 SEM 审查工具上对缺陷进行表征，该工具按类型对缺陷进行分类（在这种情况下是缺失通孔​​与有害缺陷）。测试结构基于检测灵敏度最高的最小重复模式。

 

 

　　图 4：通孔链图案左侧的单元级缺陷显示为晶圆顶部的缺陷，而右侧缺失的通孔则识别出以前检查遗漏的全新缺陷。识别的图案成为蚀刻后在线监测的基础。资料来源：KLA、IBM、ASMC

　　结果显示了单元级特征（参见图 4，重复单元叠加），其中通路链左侧的缺失通路仅出现在晶圆顶部，而右侧缺失的通路与晶圆底部相关。该团队怀疑缺失的通孔缺陷是由于先前的通孔蚀刻由于图案未对准而被阻塞造成的。之前的检测方法没有检测到晶圆底部的缺陷，这意味着该策略可用于选择具有代表性的采样率，以便更有效地在线监测生产中缺失过孔的缺陷。“来自 BPP 系统的检查结果，包括分箱信息，为工艺工程师提供了可操作的数据，以便他们能够做出明智的决策，”Kurada 说。

　　缺陷审查替代方案

　　良率上升和良率偏差几乎总是使用光学检测系统和 SEM 审查来控制，但在某些情况下，其他技术可以更好地满足要求。布鲁克运营总监 Igor Schmidt 表示：“20nm 量级的随机缺陷变得越来越难以分类，而 AFM 尤其有用的地方是在需要拓扑数据时，例如检测 CMP 后的凹陷和腐蚀数据。 ” 他指出，虽然原子力显微镜（AFM） 往往以低吞吐量着称，但它们每小时可以监控 340 个位置，以进行光刻、蚀刻或 CMP 工艺的工艺控制。

　　原子力显微镜 （AFM） 审查工具可以从光学系统获取晶圆图数据，驱动到感兴趣的缺陷（使用机器视觉的 x、y、z 和旋转位置）并扫描 30 x 30 µm 的区域以对缺陷进行成像。缺陷图像显示具有最大高度 （z） 信息和粘性的 3D 尺寸。“这就像你踩在口香糖上而不是踩在石头上一样。在这种情况下，如果我们的缺陷具有较大的形貌和较大的附着力，则可能表明有机颗粒或聚合物掉落在晶圆上。另一方面，如果您的地形较大且附着力较弱或没有附着力，则这更有可能是颗粒，可能是硅颗粒或碎片。如果您有孔且没有粘附，则可能是堆叠默认或结晶缺陷，或者如果您没有颗粒但粘附，这可能表明某处机器有油和问题。因此，这是一种对缺陷进行分类的强大技术，”他说。

　　封装、智能、良率

　　对于进行异构集成的 IC 公司而言，最昂贵的良率之一是凸块良率。与连接 IC 上的铜线的密集通孔类似，金属凸点互连越来越密集。同时，先进的封装技术支持各种 3D 方案，芯片制造商正在开发这些方案。

　　“现在有这么多的堆叠，这带来了很多好处，但与此同时，颠簸的数量已经爆炸式增长。Cyber​​Optics 总裁兼首席执行官Subodh Kulkarni 表示，当我们与晶圆厂交谈时，他们的头号痛点是提供 100% 的凹凸检测成本效益。

　　Kulkarni 指出，由于有数百万个凸块和自动光学检测吞吐量，每小时 10 到 15 个晶圆（300 毫米）的速度是不够的。“最佳点是每小时交付 25 到 30 个晶圆，在价格低于 100 万美元的工具上具有 1 亿个凸点能力。因为这是他们今天损失大量产量的地方，”他说。

　　铜凸块的光学检测包括测量共面性、检测异常值（高于最高规格或短于最短规格）、凸块位置和尺寸，以及凸块上的缺陷。“对于异常值，客户希望我们存储该凹凸图像，但还要确定是否存在裂缝，或者我们是否看到一些污染或凹凸的一部分已被切掉。” 所有这些信息都很重要。

 

 

　　图 5：MRS 光学检测图像显示了铜凸点和焊盘上的形状、尺寸和潜在缺陷，以及高度轮廓。资料来源：赛博光学

　　结论

　　先进 5nm 器件或先进封装的良率提升需要识别和去除从光刻到封装材料的关键缺陷，因此智能和快速的晶圆级检测必不可少。

　　从 22nm 到 5nm，随机缺陷成为一个越来越大的问题，并且会显着影响器件的良率和可靠性。工程师正在使用新工具来识别和消除随机缺陷，同时实现更准确的 SEM 审查、工具匹配和提高晶圆厂的 SEM 吞吐量。将设计感知软件与光学和电子束审查工具相结合，可以提高对难以成像的良率杀手（如缺少通孔）的捕获。铜凸点的高吞吐量、100% 晶圆检测是先进封装实现高良率的关键。

　　参考

　　［1］ KC Park 和 H. Simka，“超越 5nm 的高级互连挑战和可能的解决方案”，IEEE 国际互连技术会议 （IITC），2021 年。

　　［2］ BS Kasprowicz 等人，EUVL 研讨会，2017 年。

　　［3 ］ D. De Simone，“Imec 的 EUV 材料状态”，Imec PTW，2019 年 4 月

　　。 ［4］ G. Jensen 等人，“使用新颖的高精度阵列分割检测技术增强缺失通孔缺陷捕获技术， ” IEEE 先进半导体制造会议 （ASMC），2021 年。