Verilog基础知识

描述

简介介绍

对于Verilog描述初学者来说,最难的莫过于编写测试代码并判断自己写的是否正确。在这里我推荐一个HDL描述练习网站,这个网站上的练习题无需自己编写测试代码,写好逻辑代码之后上传,即可判断你的代码逻辑是否正确。网站链接如下:

这个网站上面有很多练习习题,如下图所示,有Verilog基础知识,基础电路练习题(包括常见的组合逻辑,时序逻辑),状态机练习题等,大家可以自行去看:

HDL

双边沿采样电路实例

下面以一道双边沿采样电路练习题带大家来看看这个网站的使用。

(1)首先在网站的最左边导航栏找到这道题,并点击。

HDL

(2)点击之后发现网页最上部分是这道题的描述。

HDL

(3) 这里还有这道题做法的提示,如果未展开,点击Hint即可展开。

HDL

(4) 在这个里面可以看到输入输出端口已经定义好了,可以直接编辑你的逻辑代码,再点击submit即可。

HDL

我设计的双边沿采样电路如下图所示。

HDL

故输入代码如下:

HDL

(5) 点击Submit后,在下方即可看到运行结果如下图所示。你可以通过他所报的错或者对比你的波形(Yours)与正确参考波形(Ref)来判断逻辑描述的正确性。

HDL

  
      审核编辑:彭静
打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分