3D IC先进封装对EDA的挑战及如何应对

在SoC的设计阶段需要克服可靠性问题，而在2.5D和3D方面则需要解决系统级封装和模块仿真的问题。

随着人工智能、大数据、云计算、异构计算等行业的快速发展，先进封装技术已经占据了技术与市场规模上的制高点，3D IC是电子设计从芯片设计走向系统设计的一个重要支点，也是整个半导体产业的转折点，相关EDA解决工具也是必备的战略技术点，不过随着封装技术的演进对EDA也提出了更大的挑战。

3D IC先进封装对EDA的挑战及如何应对
 

随着集成电路制程工艺逼近物理尺寸极限，2.5D/3D封装，芯粒（Chiplet）、晶上系统（SoW）等先进封装成为了提高芯片集成度的新方向，并推动EDA方法学创新。这也使得芯片设计不再是单芯片的问题，而逐渐演变成多芯片系统工程。新的问题随之出现，先进封装中的大规模数据读取显示，高密度硅互连拼装、高性能良率低功耗需求对EDA算法引擎提出了更高的要求。

芯和半导体技术总监苏周祥在2022年EDA/IP与IC设计论坛中提出，在SoC的设计阶段需要克服可靠性问题，而在2.5D和3D方面需要解决的问题则是系统级封装和模块仿真。

容易出现以下问题：

多个点工具形成碎片化的2.5D/3D IC 解决方案：每个点工具都有自己的接口与模型；各个工具之间的交互写作不顺畅、缺少自动化；

在2.5D/3D IC 设计过程中，不能再设计初期就考虑Power/Signal/Thermal的影响，而且不能协同分析；

多个点工具形成了很多不同的接口，文本与文件格式的转换，各种不同的格式转换使精度收到损失。

作为应对，2.5D/3D IC先进封装需要一个新的EDA平台。在架构方面，需要考虑包括系统级连接、堆栈管理、层次化设计；物理实现需要：包括协同设计环境、跨领域工程变更、多芯片3D布局规划和布线、统一数据库；分析解决需要包括片上和封装电磁分析、芯片封装联合仿真、多物理分析、与布局布线工具无缝集成；验证方面，则需要芯片工艺约束、封装制造设计规则、芯片3D组装约束、芯片数据通信协议。

3D封装的发展潜力巨大
 

随着对性能有极致追求，需要把晶体管的密度做得越来越高，速度越来越快。另外数据处理应用中，数据交互将对带宽、吞吐量和速度提出更高的要求，会导致芯片会越来越复杂、越来越大，要求远远超过了目前的工艺节点能够满足的PPA目标和成本，这种情况下用 Chiplet和3D IC技术的应用就首当其冲。

目前，云计算、大数据分析、神经网络训练、人工智能推理、先进智能手机上的移动计算甚至自动驾驶汽车，都在推动计算向极限发展。面对更多样化的计算应用需求，先进封装技术成为持续优化芯片性能和成本的关键创新路径。

2021 年全球封装市场规模约达 777 亿美元。其中，先进封装全球市场规模约 350 亿美元。预计到 2025年先进封装的全球市场规模将达到 420 亿美元，2019-2025 年全球先进封装市场的 CAGR 约 8%。相比同期整体封装市场和传统封装市场，先进封装市场增速更为显著。

2.5D/3D IC类型及生态标准

2.5D/3D IC当前先进封装的类型主要包括：

台积电 3D Fabric：CowoS、INFO

英特尔：EMIB、Foveros

三星：I-Cube

ASE：FOCos

Amkor:SWIFT

2.5D/3D IC先进封装数据接口的生态标准有：

Die-Die Interface

Protocol

Security

Bring up

Form Factors

Testability

ESD

Packaging

Collateral/Models

结语
 

最后，先进封装可以推动半导体向前发展，高技术门槛提高板块估值。后摩尔时代CMOS技术发展速度放缓，成本却显著上升。2.5D/3D IC先进封装可以通过小型化和多集成的特点显著优化芯片性能和继续降低成本，未来封装技术的进步将成为芯片性能推升的重要途径，2.5D/3D IC先进封装的功能定位升级，已成为提升电子系统级性能的关键环节。

审核编辑 ：李倩