源程序:
法一:
library ieee;
use ieee.std_logic_1164.all;
entity nand2 is
port(a,b:in std_logic);
y:out std_logic);
end nand2;
architecture nand2_1 of nand2 is
begin
y<=a nand b;
end nand2_1;
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !