RTL顶层自动连线的秘密武器:Emacs verilog-mode介绍

电子说

1.3w人已加入

描述

RTL顶层自动连线听说过吗?想学吗?我们今天就来介绍自动连线的神器——emacs verilog-mode。

emacs是什么?

江湖流传版:传说中神的编辑器。

维基百科版:Emacs(Editor MACroS,宏编辑器),最初由Richard Stallman于1975年在MIT协同Guy Lewis Steele Jr.共同完成。

verilog-mode是什么

官网的介绍

简单点说就是支持Verilog、SystemVerilog(包括UVM)的emacs语法高亮文件。其中提到Verilog-mode支持Autos——这就是今天的重点。

Verilog-mode是由Michael McNamara 和Wilson Snyder 编写。难能可贵的是,这个verilog-mode保持着每月都有更新。

verilog-mode Autos有哪些功能

我们来一起看一个官网的例子。

手动编写的verilog代码:

OVM

由Autos处理后的verilog代码:

OVM

大家可以看到,verilog-mode自动分析出:

模块的端口输入和输出

内部变量

敏感信号列表

提取子模块的端口定义

自动提取子模块的端口定义来连线是今天的重点中的重点。一般来讲,我们实例化模块时大部分的信号名与子模块定义的名字一致即可。如上面代码中的:

OVM

特殊连接关系的处理

但常常我们顶层连接时会换一个名字。比如module A有一个输出端口dat_o,module B有一个输入端口dat_i,这两者怎么连?定义模版AUTO_TEMPLATE,如下:

手动编写的verilog代码:

OVM

由Autos处理后的verilog代码:

OVM

在哪里找子模块定义?

默认规则:

当前文件夹下找

当前找不到怎么办,指定搜索路径(与仿真器的-y一样)

使用方法:在顶层endmodule后面指定verilog-library-directories,如下:

OVM

除了写模版还需要做什么?

只需要Ctrl-C Ctrl-A,仅此而已。

如果修改了子模块或者模版,再按一次Ctrl-C Ctrl-A。

更多功能

OVM

verilog-mode下载、安装

新版的GNU Emacs自带verilog-mode

VIM用户咋办?

可以用VIM调动shell命令执行(emacs批处理模式),例如:

 

:!emacs --batch    -f verilog-batch-auto

 

是不是很简单!






审核编辑:刘清

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分