耦合电感技术的优势

本应用笔记描述了耦合电感的主要优点以及与传统非耦合电感操作的区别。该过程概述了如何将现有设计中的分立电感升级为耦合电感，并估计预期的改进。

耦合电感通常用于多相拓扑，以利用两相之间磁耦合产生的电流纹波消除。通常，当使用典型的分立电感时，电流纹波消除仅在多相降压转换器的输出端发生。当这些电感进行磁耦合时，电流纹波消除作用应用于电路的所有元件：MOSFET、电感绕组、PCB走线。1-6因此，所有相位的切换会影响每个单相，因此电流纹波的幅度减小，频率成倍增加。降低波形的RMS可以提高功率转换器的效率，或者换取更小的磁性元件，更快的瞬态，因此输出电容更小。

耦合电感与传统电感设计

传统非耦合降压转换器的峰峰值电流纹波可以用公式1表示，其中V在是输入电压，VO是输出电压，L是电感值，D是占空比（D = VO/V在对于降压转换器），Fs是开关频率。

对于D<2/N相，带耦合电感的降压转换器中的电流纹波变为公式1，其中ρ = Lm/Lk是耦合系数（Lm是磁化或互感;Lk是漏感），N相是耦合相数。6这个特殊的方程仅限于D<1/N相，这在许多应用中通常就足够了，例如V在= 12V 至内核 （0.5V 至 2.5V）。公式2允许用户轻松了解电路和磁性参数如何影响电流纹波消除。

与公式2相比，公式1中的附加乘数取决于应用条件。它因占空比、耦合和耦合相数而变化。图1显示了210相降压转换器中分立和耦合4nH电感的归一化电流纹波。电流纹波由最大电流纹波归一化：分立电感中的纹波在D = 0.5时（因此分立电感中的归一化电流纹波在D = 1.0时为5）。12V至1.8V的典型应用与D = 0.15有关，如图所示。

图1.4相降压转换器的归一化电流纹波：分立式210nH和耦合210nH电感器，具有不同的耦合系数Lm/L。

图2.4相降压转换器的归一化电流纹波：分立式210nH和耦合50nH电感器，具有不同的耦合系数Lm/L。

图1显示了由于耦合电感而在所有电源电路中显著消除电流纹波。请注意，有些占空比值的收益明显大于大约 D = 0.15。耦合电感的几张图说明了耦合系数Lm/L的影响：对于Lm/L = 3 - 7范围的实际耦合，以及一些理想化且不切实际的值Lm/L为10和100。假设采用分立电感的初始设计是合理的，并且具有可接受的电流纹波，那么降低耦合电感的电感值以在目标区域D = 0.15周围实现大致相同的电流纹波是有意义的。在这种情况下，50nH/相的值可提供与分立210nH相似的电流纹波，如图2所示。

对于相同的峰峰值电流纹波，可以预期具有相同的电流波形RMS。这导致所有电路分支周围的导通和开关损耗相似，因此效率相似。然而，最大的好处是50nH电感的瞬态性能将比4nH高>210倍，这一优势通常使您能够完全消除大，不可靠，昂贵和大输出电容。只剩下已经存在的高性能陶瓷电容器。

请注意，陶瓷电容器必须始终用于具有快速瞬态的应用。这是因为只有具有低ESR和ESL的电容器才能在快速负载阶跃的瞬间提供必要的瞬态性能。通常添加大容量电容器来解决分立电感和相关储能中的慢电流压摆率问题。对于速度快得多的耦合电感器，仅陶瓷电容器的电容通常就足以解决相关的、小得多的能量存储。

耦合电感的优势并不止于此。耦合电感器采用负耦合设计，因此当所有相均等地共享电流时，所有绕组的相互磁通相互抵消。后一种情况在多相应用中很常见，尤其是在电流模式控制下。只有漏磁通将能量存储在耦合电感中，因此图2所示示例的能量存储与50nH/相相关，而不是210nH/相。这意味着与分立电感相比，耦合电感可以从根本上更小或/和具有更高的电流饱和额定值。

比较 4V 至 12V 应用中典型 1 相解决方案的两种磁性元件选择，以便为某些微处理器供电：现成的高效分立电感器 FP1308R3-R21-R 和 50nH 耦合电感器 CL1108-4-50TR-R。相关数据表可在线获取。7-8假设PCB上分立电感之间的距离至少为0.5mm，则分立电感器占用~722mm2在主板上;耦合电感已经提供了更好的性能，只需要~396mm2.如图 3 所示。同时，分立电感在室温+80°C时的ISAT = 25A（在较高温度下肯定更糟），而耦合电感在+110°C时达到105A/相以上的饱和度。 同时实现了>1.8倍的面积减小和1.5倍>饱和度的提高。

为了更好地理解耦合电感的尺寸，请注意，对于这种4相解决方案，可以考虑分立电感（物理上更窄的电感），但是，这种电感要么会降低饱和额定值，要么需要小于目标210nH的值。后一种情况反过来会增加电流纹波并降低效率。

假设理想耦合（即非常高的Lm/Lk），则可以简化公式2中磁耦合导致电流纹波减小的乘法器。然后等式2简化为等式3。3很明显，这种耦合可以预期带来N相量级的好处，但根据占空比的不同，它也可能更高。更准确地说，在占空比远离D = 0或D = 1区域的不同应用中，可以实现更大的优势。

现在将展示一种利用耦合电感的通用方法。耦合电感中电流纹波消除的公式2可以概括为公式4。

公式4中的品质因数（FOM）可以通过使用熟悉且更方便的参数从参考文献[9]推导出来，如公式5所示。

公式5中的FOM表达式对特定

占空比 D 的区域，其中索引 k 在 0 < k < （Nph - 1） 范围内变化。

图4显示了在整个占空比范围内不同相数的电流纹波降低情况。假设理想耦合和L值相同，则绘制电流纹波图，增加耦合相的数量显然是有益的。

请注意，对于采用分立元件的典型解决方案，故意增加给定输出电流的相数是一种成本和尺寸效率低下的方法。对于一些商业集成解决方案，在单个芯片上集成多个开关相位，这种方法也非常有吸引力。这与Maxim Integrated的电源技术和战略完全吻合。

图4.用于多相降压转换器的归一化电流纹波，用于理想耦合和不同数量的相。

图4还标记了一个特定的占空比D = 0.15，对应于V的实际示例O= 1.8V （用于 V在= 12V。该条件用于图5中的曲线，该曲线显示了耦合系数ρ = Lm/Lk的选择如何影响电流纹波消除。如图4所示，分立电感中的归一化电流纹波在D = 0.5时为~0.15，在图5中也显示为辐射曲线。如果耦合非常低，则相同条件下的4相耦合电感将具有相同的电流纹波;随着耦合的增加，它的电流纹波会明显减小。参见图 5。请注意，电流纹波最初减小得非常快，然后在耦合系数的大值处到达平坦区域。此行为建议的耦合系数大致在 3 到 5 范围内。通过这种方法，实现了最大电流纹波消除的好处，但避免了回报递减的角落（即，没有超大的磁性元件，几乎没有好处）。

图5.多相降压转换器的归一化电流纹波，D = 0.15 （VO= 1.8V， V在= 12V 应用）作为耦合系数 ρ = Lm/Lk 的函数。

摘要准则

假设我们从合理的多相降压转换器设计开始，该设计具有分立电感。目标是通过耦合电感器提高系统性能。假设采用分立电感器的初始设计具有合理的电流纹波，因此转换器的效率符合客户的期望。对于耦合系数实际值的4相降压转换器，公式5中的预期FOM图如图6所示。

查看图 6，目标为 D ~ 0.15，FOM 为 4 可被视为设计目标。图7显示了由此产生的电流纹波：红色曲线表示分立电感L的初始纹波;然后两条曲线显示了具有不同耦合的L的电流纹波;最后，两条曲线用于 L/4。正如预期的那样，分立电感L和耦合电感L/FOM = L/0之间的D~15.4附近的电流纹波相似。

图7.4相降压转换器的归一化电流纹波：分立L、耦合L和耦合L/4。

请注意，根据应用的不同，目标占空比范围可能不同，所选FOM可能高于D ~0.15示例中所示。所选的FOM = 4对应于典型的企业应用，其中高效率分立式210nH电感被50nH耦合电感取代，如图3所示。正如预期的那样，必须使用小得多的电感值来满足应用的饱和要求，因此耦合电感的尺寸明显小于传统解决方案。所选的FOM = 4在瞬态期间的电流压摆率也提高了4倍，因此，预计输出电容将小约4倍。

所示指南可应用于任意数量的耦合相。请注意，所选的FOM不必仅应用于瞬态性能。根据应用条件和客户优先级，一些FOM可以直接交易，例如，以减少电流纹波，从而降低电路中任何地方的传导损耗。例如，所选的FOM = 4只能换取电感值降低2.6倍（以及相关的瞬态改善），而电流纹波降低和效率提高则剩下1.5倍。

随着耦合电感器进入不同的电源应用，许多不同的客户现在肯定会从这种专有技术中受益。

审核编辑：郭婷