集成电路制造工艺有哪几种？

一、集成电路制造工艺与产品

早期的硅基集成电路工艺以 双极型工艺为主 ，不久之后，则以更易大规模集成的 平面金属氧化物半导体（MOS）工艺为主流 。MOSFET由于具有高输入阻抗、较低的静态功耗等优异性能，以及极高的可集成度而成为现代集成电路工艺的主流。为了使 MOSFET 获得更快的速度，人们开发出 CMOS集成电路双极—互补金属氧化物半导体（BiCMOS）集成电路 ，其融合了双极型集成电路和CMOS集成电路两者的优点。

主流的CMOS工艺不断地缩小尺寸，从几微米到0.18um工艺节点再到10nm工艺节点，器件的性能也不断提高。然而持续缩小的MOS器件，其电学性能因受到短沟道效应(SCE)的影响而变得愈加难以控制,导致器件的亚阈值特性变差、泄漏电流变大等一系列问题。

为了有效地抑制短沟道效应的影响，必须开发栅控能力更强的新型器件结构，提出了 鳍式场效应晶体管(FinFET)和绝缘体上硅(SOI）两项集成电路技术 ，相继发展出的多栅结构可进一步提高器件的栅控能力。

目前鳍式场效应晶体管工艺已成为28nm 以下技术节点的主要技术，并广泛地应用于CPU、微处理器、存储器、SoC等集成电路产品;此外，鳍式场效应晶体管正在更进一步地向7nm及 5nm工艺节点迈进。

在高频器件领域，化合物半导体材料（如砷化镓、磷化铟）被看作第二代半导体材料。依靠其较宽的禁带及较高的载流子迁移率等优异特性，第二代半导体材料已被用于制备高性能的高频率器件。这些器件在高速电路以及通信等方面获得了广泛应用。

20世纪90年代，随着材料制造技术的不断成熟，人们开始研究第三代半导体材料，如氮化镓(GaN)和碳化硅（SiC)等禁带宽度超过3eV以上的宽带隙材料。第三代半导体材料具有较强的原子键、较高的热导率和较高的临界击穿电场强度，故非常适合制备耐高电压的大功率器件。

与此同时，以碳纳米管和石墨烯等新型二维材料作为沟道材料的新型集成电路技术不断发展，显示出优异的性能和竞争力，有希望成为下一代集成电路的主流技术。

目前， 以CMOS等为主的工艺技术不断成熟，并扩展到GaAs、SiC等产品的集成上 ，未来将会扩展到以碳纳米管和以石墨烯（Graphene)、黑磷（BlackPhosphorus)、硫系二维材料为基础材料的新型集成电路制造中，为微电子技术朝向更小器件尺寸以及更优异器件性能的发展找到可行的途径。

随着技术的不断成熟，集成电路制造技术也已向其他研究领域扩展渗透，MEMS/NEMS技术应运而生。采用三维集成电路工艺技术再结合微传感器、微执行器、微机械结构、微电源，以及信号处理和控制电路等于一体，可以制备出各种微型器件和系统，能够整合各个领域的技术及应用市场。

二、双极型集成电路，

双极型集成电路（也称双极结型集成电路）是指以双极晶体管（BJT）为基本结构组成的集成电路 ，主要应用于多媒体终端、功率放大器、射频通信和工业控制等领域。贝尔实验室发明的第一个双极晶体管为点接触晶体三极管。随着对材料的深人研究和工艺的改进，人们相继研制出合金结型晶体管、表面势垒晶体管、缓变基区晶体管、扩散型晶体管、薄膜晶体管等。

npn型双极晶体管的基本结构和工作电流示意图如下图所示，其由两个pn结构成，电子和空穴同时参与导电，属于少子型器件。 它具有 pnp型和 npn型两种基本结构 。

npn型双极晶体管的中间为p基区（Base)，左侧的n"重掺杂区域主要用于产生电子，称为发射区 (Emitter );右侧n区域主要用于收集电子，称为集电区 (Collector)。当在p基极施加一个小电流时，发射极和集电极之间就会形成大电流，也就是双极晶体管的放大效应。

这种特性使得双极晶体管在信号放大、开关电路等领域得到了广泛应用。在集成电路制造中，应用BiCMOS工艺可以将双极场效应晶体管集成在高速CMOS数字逻辑电路中。利用其已知的基极和发射极在正偏压下温度和电流的关系，双极场效应晶体管还可以用来制作温度传感器;同时，利用基极和发射极 pn结的I-U特性，双极晶体管也可以被应用在对数逻辑运算电路中。

除了同质结双极晶体管，还有改良的异质结双极晶体管(HBT)。HBT 能够更好地处理高频信号（如几百GHz)，已被广泛地应用于超高速电路和射频电路系统中。

双极晶体管作为现代电力电子器件的一个重要模块，既可以作为独立器件使用，也可以结合到其他结构中被复合使用，如晶闸管、绝缘栅双极晶体管(IGBT)等。

三、平面CMOS集成电路

平面互补金属氧化物(CMOS)场效应晶体管是 由平面工艺的p型金属氧化物场效应晶体管（pMOSFET, pMOS）和 n型金属氧化物场效应晶体管( nMOSFET,nMOS）共同构成的晶体管。 当外界输入信号为低电压信号时，p型MOS场效应晶体管开启,n型 MOS场效应晶体管关断，输出端输出高电压信号;

当输人信号为高电压信号时，n型 MOS场效应晶体管开启,p型MOS场效应晶体管关断，输出端输出低电压信号。在此工作原理下，p型和n型 MOS场效应晶体管除了在输入信号高低电压转换的情况下，绝大部分时间都处于相反的状态，并且平面CMOS场效应晶体管的相位输入端和输出端相反。

通过这种工作方式可以极度降低CMOS器件的静态功耗。 平面CMOS场效应晶体管是电压控制的一种放大器件，其主要特点是高抗噪声干扰能力和极低的静态功耗,输入阻抗高，温度稳定性好;但与双极晶体管相比，其扇出能力较弱，速度相对较慢。 平面CMOS集成电路问世后，已成为设计及制造大规模集成电路的主流技术。

典型平面增强型CMOS集成电路的剖面结构示意图如下图所示。它用一块p型硅半导体材料为衬底，在其面上局部掺杂扩散制作出一个n阱;首先在n阱里制作出 pMOS管，然后在p型衬底上制作出nMOS管，最后通过工艺制作出源区 (S)、漏区(D)和栅区（G)。

CMOS电路的起源：1963年，仙童半导体( Fairchild Semiconductor)的弗朗克·万拉斯（FrankWanlass）和萨支唐（C.T.Sha)发明了CMOS电路" 。1968年，美国无线电公司(RCA）成功制备出世界上首个平面CMOS集成电路。此后，平面CMOS集成电路就遵从摩尔定律持续地缩小尺寸，从而持续地增大单位面积的晶体管集成度。

1971年,Intel公司发布了第一个由平面场效应晶体管技术制作的微处理器芯片4004，该芯片包含了2250个晶体管。1985年 Intel 公司发布了基于1.5um平面CMOS集成电路技术制作的386微处理器。2002年,Intel公司进而推出了90nm工艺节点的平面CMOS集成电路技术，该技术使得集成电路开始使用应变硅(Strained Silicon）技术和高速铜互连技术来提升电路整体性能。Intel公司于2007年发布了45nm工艺节点的平面CMOS集成电路工艺技术，该技术首次引入了高k金属栅（HKMG）结构，并推出了基于此项工艺技术的新型多核处理器。

四、双扩散金属氧化物集成电路

双扩散金属氧化物半导体(DMOS）器件是一种较典型且应用较为广泛的高压功率半导体器件。 DMOS器件通过在源漏之间增加低掺杂的漂移区，使得电压绝大部分落在低掺杂漂移区上，从而提高了器件的耐压能力，使其可作为集成电路中的功率MOS器件。

根据结构的不同， DMOS器件可分为横向（水平）双扩散MOS (LDMOS）和垂直（纵向）双扩散MOS (VDMOS）两种 。随着技术的发展，已经可以实现三层扩散，所以现在LDMOS的英文全称常指Laterally Diffused MOS，VDMOS的英文全称常指Vertical Diffused MOS。1969年，Y. Tarui等人提出了横向双扩散MOS技术，如下图a所示，利用二次扩散的方式以及不同掺杂浓度的扩散，形成横向沟道，而低掺杂的漂移区能够保障器件的耐高压能力。传统的LDMOS器件不同电极的扩散区域是相互隔开的，这样可以减少电容效应。同时横向双扩散LDMOS器件中的源(S)、漏(D)、栅（G)三个极可以均匀分布在芯片器件的表面，适合传统半导体光刻工艺的规模化生产，但是硅片的集成度会略低一些。

1979年 H.W.Collins等人提出了垂直双扩散MOS ( VDMOS）结构，如下图b所示。VDMOS器件同样是利用二次扩散形成不同的电极扩散区，但是低掺杂漂移区的通道为垂直方向，同时漏极（D)分布在器件的下表面，因此可以提升器件的耐高压能力及承受更为苛刻的高压环境。VDMOS器件的漏极是从硅片下表面引出的，而源极（S）和栅极（G）则是分布在硅片的上表面，此种结构可提高系统的集成度并降低芯片成本。

与常见的传统CMOS器件相比，双扩散 DMOS器件增加了一个低掺杂的漂移区，故提高了耐高压能力。 由于LDMOS 和 VDMOS在漂移区通道方向上的明显不同，因而表现出不同的性能特点和不同的应用领域。LDMOS工艺是较为成熟的工艺，与传统的CMOS工艺或其他半导体工艺兼容，通常应用在对开关速度要求不高的高压环境中。而VDMOS具有更快的开关速度、驱动功率小、频率特性好等特点，已被广泛应用于各种消费电子及工业控制领域。

目前，DMOS工艺已经很成熟，应用越来越广泛，台积电、格芯(CF)、三星和中芯国际等都已经规模量产DMOS工艺集成电路。DMOS已大量应用在高压以及高频电子电路中:在20V以内的工作电压下,用于手机及数码相机等;在20~100V的工作电压下，用于计算机、机顶盒、汽车音响、电动机控制器以及显示器等;在100 ~800V的工作电压下，用于电视机、热水器、洗衣机、电机控制器、电源适配器等大家电及工业电器等;而在800V 以上的工作电压下，更是DMOS应用的强项，如用于高压变频器、发电机组、变电设备等。