如何才能设计一个良好的PDN系统呢？

电源完整性分析的重要性前面已经介绍过了，可以说良好的PDN设计不仅能为电源传输提供低阻抗的通路、保障电源设计满足各项指标要求，而且良好的PDN也为信号的传输提供了一个良好的平台。那么如何才能设计一个良好的PDN呢？

对于一个板级设计来说，只需考虑板级的PDN设计就足够了。芯片手册会给出芯片对电源的要求通常数字电源+/-5%，模拟电源会有更高的要求1%或者10mV等。一些芯片厂家还会给出PDN阻抗的target，板级的PI工程师只需要按这个要求进行设计就可以了。

但作为芯片公司，就要考虑整个PDN系统的设计。下面就介绍一些PDN设计的系统考虑。

01

首先，芯片能够稳定工作就需要电源稳定在一定的范围内。如何保证电源的稳定呢？下图红色所示的两条红线（V max、V min）是芯片要求的电源波动范围；浅蓝虚线（V normal）是电源供电的典型电压值；深蓝实线（V actual）是实际为芯片提供的DC电压。

大家可以看出，我这里给的示意图V max和Vmin并不是相对于V normal对称的。是的，通常芯片（Die）上定义的电源波动的范围一般都是向下波动的范围比较宽，如-10%~7%，也就是会把V normal定义得比V max和V min的均值要高一些。这是因为要考虑IR Drop的影响。

V normal到V actual的落差就是PDN上产生的IR Drop，正是由于IR Drop的存在压缩了AC nosie的budget。

因此，要设计PDN就必须为AC noise和IR drop划分budget。

02

单纯的划分AC和DC的budget显然是不够的，还要从系统级考虑PDN的组成。下图所示是一个简单的系统级PDN示意图。

一个PDN系统从大的方面来说主要包含以下四个部分：

（1）VRM（Voltage Regulator Module）：为系统提供电源供应。VRM并不能提供理想的DC电源，其输出也会有一定的电压波动。

（2）板级PDN：由VRM到芯片封装管脚的电源地平面、各种滤波电容以及电源地的布线和过孔等。

（３）封装PDN：由die bump到BGA ball的电源地平面、布线和过孔等。

（4）芯片（DIE）：需要VRM向其提供稳定的电源供应。

芯片对电源的需求是明确的，那么如何让VRM提供的电源能够经过板级PDN、封装PDN之后到达芯片的电源能够满足要求呢？这就需要VRM、板级、封装每一级的PDN划分budget。

比如，芯片的电源需求是-10%~7%，可以给VRM和板级分配+/-5%，给封装PDN分配-5%~2%。

然后具体到板级和封装设计还要根据实际情况给AC noise和DC Drop分配budget。

03

除了考虑单一电源自身的设计，还要考虑其它电源噪声以及其它噪声的隔离。比如，在一些高密设计或者成本要求比较高的设计中，通常会存在不同电源平面相邻层铺铜、地平面不完整等非理想的设计，还有一些模拟、PLL等比较敏感的电源距离大噪声的数字电源、时钟信号等噪声源比较近的情况。此时很可能会存在噪声的相互耦合，此时就需要对电源和噪声源进行干扰分析并采取一些隔离措施。