芯片设计商ASICLAND正开发使用硅桥的新型封装技术

描述

  据thelec报道,韩国芯片设计公司asicland正在开发为台积电客户减少cowos(芯片层叠封装)费用的新包装技术。

  ASICLAND代表Kang Sung-mo表示:与集成式扇出型封装和有机基板封装相比,CoWoS在性能和功耗方面有改进的空间。

  Kang Sung-mo表示,cowos还可以灵活调整中介层的大小,asicland正在开发新的包装技术,以改善硅中介层的费用。

  cowos是台湾积累使用的先进包装技术,使用硅媒介层和硅通孔。

  连接逻辑芯片和高带宽内存(hbm)的中间阶层在英伟达的a100和h100以及英特尔的gaudi显卡上使用cowos技术。

  除了硅中继层外,cowos的其他版本使用再分配层(rdl)中继层,或内置低成本的硅桥,其中包括rdl。

  asicland的新套件使用的是比硅中介阶层费用竞争力更高的rdl中介阶层。

  hbm和soc位于rdl中间层的顶端,芯片之间的连接使用硅桥。asis land还安装了散热器。

  asicland是为台积电工作的韩国唯一的设计公司,从2019年开始与tsmc合作。ASICLAND将于今年年末在韩国交易所上市。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分