硅终端金刚石半导体与场效应管器件研究进展

摘 要

金刚石作为超宽禁带半导体材料的代表，近年来成为大家关注的热点。尽管在材料制备、器件研制与性能方面取得了一定进展，但半导体掺杂技术至今没有很好解决。氢终端金刚石由于具有典型的二维空穴气被广泛应用于微波功率器件的研究，但其存在稳定性不佳、界面态浓度较高等问题。相比而言，近年来出现的硅终端(C–Si)金刚石具有比氢终端(C–H)金刚石更低的界面态密度、更高的阈值电压、载流子密度和稳定性等优点，有望解决氢终端金刚石半导体器件的问题。硅终端金刚石电子器件表现出高阈值电压的增强型特性，其机制尚不明确。本文从氢终端金刚石的结构、导电机理出发，分析限制其发展的主要问题，并综述了硅终端金刚石的导电机理、制备方法以及相应的界面结构，初步分析了硅终端MOSFETs的性能水平，最后阐述了目前硅终端金刚石发展存在的问题并展望了其发展前景。

研究背景

金刚石具有众多优异的性质，如超宽禁带、高载流子迁移率、高击穿电场、高热导率等，是电力电子功率器件的理想材料[1–5]。但是，对于禁带宽度较宽的本征的金刚石来说，如何使其半导体化，成阻碍金刚石半导体器件发展和应用的难题之一。

值得关注的是，对于金刚石表面进行适当的修饰，便可以在其表面形成二维空穴气(2DHG)，为金刚石电子器件的开发提供了有效方法[6–11]。为此，研究者利用金刚石表面转移掺杂或自发极化原理，制备了具有p型导电的氢终端金刚石金属氧化物场效应管(MOSFETs)，并利用不同的栅介质获得了5×10122载流子迁移率和高于300cm2/(V·s)的室温霍尔迁移率[12]，近年来其霍尔迁移率达到680cm2/(V·s)，方阻达到1.4kΩ/sq[13]，氢终端金刚石MOS器件性能得到显著提高。尽管如此，氢终端金刚石半导体的缺点也逐渐暴露，例如基于氢终端金刚石与氧化物介电层的MOSFET器件依然存在界面态密度高、空穴迁移率低、稳定性差等问题[14–16]，限制了其进一步作为高频高功率器件的应用。

幸运的是，H和Si与C键合形成的偶极子拥有相似的电负性，甚至，C–Si偶极子的电负性差要大于C–H偶极子，而以C–Si键合的SiO2/金刚石的电子亲和势比C–H金刚石低大约1.0eV，预示着硅终端金刚石也具有与氢终端金刚石MOSFET相类似的2DHG特性[17]。此外，研究发现由于碳硅键较强的结合力，硅终端(C–Si)金刚石场效应管在673K时仍表现出较好的稳定性[18]，且硅终端界面与栅氧化物介电层具有较好的兼容性，易获得较低的界面态密度。因此，硅终端金刚石有望成为代替氢终端金刚石的下一代高性能半导体。

本文从氢终端(C–H)金刚石结构、导电机理及其性能特点出发，分析了氢终端金刚石MOSFETs存在的问题。随后，阐述了硅终端金刚石的导电本质，归纳总结了其制备方法。之后，对于硅终端金刚石的界面结构进行分析，初步总结了目前硅终端金刚石的性能水平，并与氢终端金刚石MOSFETs的漏极电流密度(ID_max)与阈值电压(Vth)进行对比。最后介绍了硅终端金刚石MOSFETs发展存在的问题，提出硅终端金刚石半导体的未来展望。

1 C-H金刚石 MOSFETs概述

1994年，日本早稻田大学Kawarada等[19]报道了具有二维空穴气的氢终端金刚石金属半导体场效应晶体管(MESFET)，在此之后，经过许多研究者大量研究，基于氢终端金刚石二维空穴气的电子器件得到快速发展[20–25]。

关于氢终端金刚石二维空穴气的形成机制的理论解释尚不统一。目前，主要有两种解释为研究者们所接受。一种固定偶极子产生的电场极化效应[26]，由于C–H偶极子之间的电负性，会导致在其内部存在一个电场。当C–H金刚石表面暴露在空气中，周围带负电荷的分子被吸附在C–H表面，而负电荷分子大多吸附在表面上的H原子处。负电荷分子的大量聚集导致氢终端表面能带向上弯曲，并导致层下电子的逃逸，生成2DHG[18]。

Kawarada等[27]在450℃对C–H金刚石表面进行原子层沉积(Atomiclayerdeposition，ALD)Al2O3钝化再生2DHG，该Al2O3钝化层也被用作栅极氧化物。研究发现制备的氢终端金刚石MOSFETs具备良好的导电性能，具有正常的夹断操作和较高的漏极电流密度。

转移掺杂模型是另外一种氢终端金刚石2DHG的重要产生机理[28]。转移掺杂模型认为，当氢终端金刚石暴露在空气中时，水或其他吸附物吸附在其表面，由于这些吸附物能级低于氢终端金刚石表面的价带顶(Valencebandmaximum，VBM)，造成氢终端金刚石表面费米能级与吸附层的化学势差，吸附层中会发生还原反应：

随着还原反应的不断进行，相应的提高了吸附层相对于金刚石表面的化学势，金刚石表面的能带向上弯曲，电子向吸附层中持续转移，使空穴在金刚石表面累积，直到化学势的初始差被空穴积聚层上的势降所补偿，反应达到平衡，最终在氢终端金刚石表面生成稳定的2DHG导电层。

近年来，金刚石基电子器件逐渐表现出较高的器件性能，如日本早稻田大学基于氢终端(C–H)金刚石P型沟道研制的MOSFETs耐压能力接近2000V，有望用于新能源汽车的逆变器，可将由传统能源汽车产生的CO2排放量减少18%[29]。此外，目前基于氢终端金刚石表面p型沟道制作的场效应管器件，其最高截止频率达到70GHz[30]，最高振荡频率可达120GHz[31]，功率密度在1GHz下达到3.8W/mm[32]，2GHz下实现4.2W/mm[33]，正在逐渐赶上GaN器件性能。

通常认为，金刚石表面的受主和C–H偶极子是形成2DHG导电层的必要条件[18]。而在高温或高温有氧的环境中，对氢终端金刚石表面受主吸附物和C–H偶极子的严重影响是不容忽视的[26]，研究发现温度从100℃上升到300℃时，器件的开关比由107降至103，性能出现明显的退化现象[34]。

此外，氢终端金刚石表面的几乎所有悬垂键均为饱和状态，虽大大降低了表面态，但与之相伴随的一个问题是其表面没有额外的悬挂键[35]，这降低了MOS器件中栅氧化物与金刚石表面接触的稳定性，也限制了氢终端金刚石MOSFETs的进一步发展。

2 C–Si金刚石MOSFETs

C–Si金刚石具有比C–H金刚石更低的界面态密度、高的阈值电压、高的空穴迁移率等[36]，可同时具有高的漏极电流密度和正常关断操作特性[26]，此外，通过在硅终端金刚石表面沉积半导体或金属材料，经氧化可以形成具有高温稳定性的栅极氧化物[37]。如SiO2作为栅极氧化物的C–Si金刚石具有比C–H金刚石更加优异的稳定性[38]。因此，人们对C–Si金刚石MOSFETs研究产生了极大的兴趣。

2.1C-Si金刚石MOSFETs机理

目前，对硅终端金刚石表面2DHG的形成理论机制的报道尚不系统，与氢终端相似，人们更倾向于将其解释为转移掺杂原理。通常，分子掺杂物的功函数远高于金刚石，分子掺杂物的费米能级(EF)位于金刚石的价带顶之下。当分子掺杂物在金刚石表面大量附着时，由于金刚石与分子掺杂物之间存在的化学势差异，导致电子自发地从金刚石的价带转移到分子掺杂物的导带中，使金刚石表面上的空穴大量累加形成p型表面掺杂。这种p型表面转移掺杂是由分子受体和金刚石表面之间的能级排列驱动的[39]。由于氢终端金刚石吸附层的最低未占据分子轨道(LUMO)在金刚石表面的价带最大值以下，电子转移到吸附层导致界面势的形成和金刚石费米能级的向下移动，导致能级排列改变，直到能量无法驱动电子转移。

Oslinker等[40]通过MoO3在氧化硅终端(111)金刚石表面吸附实现了表面转移掺杂，并利用高分辨率核级光电子能谱和开尔文探针分析了其机理[40]。当MoO3吸附在0.2~0.6mL范围以上时，硅终端金刚石表面呈现p型导电，MoO3的最低非占据能级与硅终端金刚石表面价带顶有1.3eV的差距，因此形成由硅终端金刚石向MoO3的电子转移掺杂，从而硅终端金刚石表面形成p型导电沟道。

哈尔滨工业大学朱嘉琦团队[41]同样验证了硅终端金刚石表面的转移掺杂效应。当金刚石暴露于空气时，水分子会吸附到金刚石表面，当水分子pH≈6时，电化学电位(μe)为–5.3eV[42]，低于C–H金刚石表面的EF，电子从C–H表面的VBM转移到水吸附层的未占据电子层，直到EF等于μe;因此，可以在C–H金刚石表面形成2DHG。在其研究中，根据Si处理的IIa型金刚石表面的X射线光电子能谱(XPS)和开尔文探针力显微镜(KPFM)显示，EF比VBM高0.2eV，表面功函数为4.89eV。电子亲和能计算为χ=0.38eV。pH=0~14时的电化学电位几乎全部低于Si处理后的EF。因此，从化学势窗口看，Si处理后的金刚石表面具有转移掺杂形成2DHG沟道的条件。

2.2 C-Si金刚石的制备

2.2.1硅分子束沉积

硅分子束沉积(MBD)是一种通过直流电加热薄硅条，在样品表面沉积硅原子，并进行原位真空退火形成极薄硅原子层的技术。与分子束外延相区别，用该方法沉积硅原子层时为室温条件下，并不会导致Si原子层的外延生长。澳大利亚乐卓博大学(LaTrobeUniversity)Schenk等[43]报道了采用分子束沉积法制备C–Si终端金刚石的研究。实验首先将Ⅱb(100)晶向金刚石经刻蚀处理，在氢等离子体中进行氢终止形成氢终端，然后在超高真空腔内450℃退火1h，以解吸空气中的污染物，并去除与空穴积聚层相关的表面杂质。将样品降至常温，用硅分子束沉积法在氢终端金刚石上沉积一层厚度为2.7Å的Si膜，随后在920℃下进行真空原位退火15min。在这过程中，氢终端金刚石表面的C–H键被替换为C–Si键[44–46]，形成C–Si终端金刚石。

FuY等[35]用硅分子束沉积的方法制备了常关型C–Si金刚石MOSFETs。实验在C–H金刚石上沉积了0.5nm厚的硅(Si单位为1.85ML)，然后在920℃进行15min的原位退火，实现了硅终端，并利用ALD沉积了100nm薄Al2O3层。制备的C-Si金刚石具有清晰的C–Si层，厚度在0.3~1nm之间。当LSD尺寸为3μm具有–10V的高阈值电压和–156mA/mm的大电流密度。

由于Si十分容易被氧化形成SiO2，因而在利用硅分子束沉积制备C–Si金刚石时，必须保证环境的真空度。如果真空度较低，被电流加热蒸发的Si原子还未到达样品表面就可能已被氧化。再者，SiO2具有极高的热稳定性，将会导致后续真空原位退火形成C–Si金刚石变得困难。

2.2.2磁控溅射

磁控溅射是物理气相沉积的一种，是通过在阴极靶上施加一个环形磁场，实现磁场对荷电粒子的约束，从而提高等离子体密度以增加溅射率的一种材料沉积方法。由于将电子和高密度等离子体束缚在靶面附近，使离子有效的轰击靶面，因而不仅可以显著的提高溅射速率，还可以对二次电子的运动进行控制，减少高能离子对衬底的轰击。该方法具有易操作、速度快、损伤小等特点。

Qiao等[41]通过磁控溅射法制备了C-Si金刚石。在沉积硅之前，通过在500℃4h的超高真空退火，来去除金刚石表面的氧气和杂质。然后，在表面溅射20nm的硅层，对900℃真空石英管中的样品加热3h形成C-Si键合。最后用HF去除多余的单原子硅，保留键合的硅原子。

图 1 硅处理后的金刚石表面的 XPS 结果[41]

图1为硅处理后的金刚石表面XPS分析结果，经过XPS宽扫描后，可以清晰地观察到其测量光谱Si2p(101.87eV)和Si2s(153.54eV)，初步表明Si存在于金刚石表面[47]。并对Si2p光谱拟合并分裂为101.70和102.22eV峰，分别对应于与金刚石表面结合的C-Si键和氧化Si键。证实了通过磁控溅射的方法可以制备出C-Si金刚石，这种便捷、易操作的制备方法，为研究者提供了一种新的C-Si金刚石MOSFETs的制备思路。

2.2.3选择气相沉积生长

化学气相沉积(CVD)是将化学气体或蒸汽在基体表面反应合成涂层或薄膜材料的一种方法。简而言之，它是将两种或两种以上的气态原材料通进一个反应腔室内，通过化学反应使其在所需样品的表面生成一种新的物质。将化学气相沉积法与光刻工艺有机地结合起来，可以大大提高C-Si金刚石制备效率。图2为选择气相沉积生长制备硅终端金刚石流程及界面结构[48]。首先，在臭氧气氛下紫外照射3h去除金刚石表面可能存在的C-H键，形成氧终端金刚石。然后，利用正硅酸四乙酯化学气相沉积(TEOS-CVD)技术，在金刚石表层沉积SiO2层，再通过气体电感耦合等离子体反应离子刻蚀(ICP-RIE)形成条带结构。最后，在SiO2掩膜下由微波等离子体辅助化学气相沉积(MPCVD)硼掺杂选择性金刚石的均匀外延生长，并在SiO2/金刚石界面形成C-Si键。相对于分子束沉积法，选择气相沉积生长制备硅终端工艺更为简捷便利。特别是可以在选择生长的过程中完成了重掺杂(p+)金刚石的形成和硅终端2DHG导电沟道的构建。但在其步骤的精简得同时也存在诸多得问题，如金刚石表面硅终端形成具有不可测性，换而言之，硅终端金刚石表面得C-Si键数量无法得到精确调控。其次，在等离子体增强和刻蚀过程中，不可避免的会对硅终端金刚石界面造成损伤，影响其器件性能。最后，在生长过程中氢原子有与金刚石表面重新结合的可能，使硅终端金刚石表面C-Si键密度降低，影响其表面性能。

2.3C-Si金刚石的键合与界面

2.3.1C-Si金刚石的键合图3为氢终端和硅终

端不同电负性偶极子和金刚石/SiO2界面C-Si金刚石亚表面的空穴聚集示意图。与氢终端金刚石C-H偶极子相似，硅终端金刚石C-Si偶极子也具有相类似结构，而在C-Si偶极子中Si的电负性为1.8，C-Si偶极子的电负性差为0.7个鲍林单位，要高于C-H偶极子的0.4个鲍林单位(C:2.5,H:2.1)。由此，C-Si偶极子具有更大的偶极矩，电子亲和势会表现出较强的负性。Schenk等[43]对金刚石C(100):Si-(3×1)表面进行了分析。发现在超真空920℃退火发现金刚石与Si原子层之间形成了C-Si键。经测量C(100)面上C-Si金刚石表面的电子亲和势为(-0.86±0.1)eV，后续经测量(111)面的电子亲和势为-0.76eV[34]。

由于 C–H 偶极子的自发极化与空穴的累积相关，C–H 偶极子的电负性与 C–Si 偶极子具有相似的特性，且 C–Si 偶极子具有更大的负电子亲和势，因此可以预测 C–Si 金刚石将表现出 p 型导电。Schenk 等人[49]通过控制注入 O2和 H2O 分子的量以及在空气中暴露的条件下，研究了硅(100)金刚石表面的氧化效应，发现硅终端表面平滑呈台阶结构，氧化表面保留了–0.26 eV 的负电子亲和能，在内部形成了空穴累积层[50]。值得关注的是，由于 SiO2是一种理想的栅介质，金刚石中的 C 与 SiO2中的 Si 直接键合为金刚石 MOSFETs 提供了更可靠的性能。

图 3 (a)不同电负性的 C-Si 和 C-H 偶极子示意图;(b)金刚石/SiO2界面 C-Si 金刚石亚表面的空穴聚集示意图[48]

2.3.2 C–Si 金刚石的界面分析与表征

一般认为，当形成 C–Si 金刚石时，会在金刚石末端界面形成单分子层或多分子层，类似于SiC/金刚石界面，当金刚石氢化后，金刚石的 VBM 比 SiC 高 1.5 eV 以上[51]。当电子亲和力接近–0.9 eV 时[52]，SiC/金刚石界面的能带偏移约为1.0 eV，足以在C–Si结合的金刚石亚表面积累空穴。值得注意的是，C–Si 金刚石界面不可避免的出现氧化现象，换言之，我们希望在硅终端金刚石的界面形成 C–Si–O 键合，而避免 C–O–Si 键合的生成。这主要是由于 C–O 键会导致金刚石表面密度升高[53]，而高界面密度状态会降低金刚石器件沟道的性能。如 SiC 半导体器件的迁移率被限制在 100 cm2·V−1·s−1以下[54]。界面态密度(Dit)可由以下公式算出:

其中，K、T、q、CD、Cox 分别为玻尔兹曼常数、温度、元电荷、耗尽层电容、栅氧化物电容。深层阈下区 CD可忽略，COX为平面 Al2O3/SiO2 电容器的电容，

对于不同栅长，终端金刚石表面的沟道空穴迁移率(µFE)，可由以下关系得到：

其中：gm为沟道宽度归一化的跨导可由线性区域的ID–VDS特性曲线导出：LG为器件的栅极长度。Fu 等[53]采用选择气相生长法制备了 C–Si 金刚石 MOSFETs 并对其表面的键合进行了分析。图 4为制备的器件沟道区 C–Si 金刚石表面的俄歇电子能谱。其将场发射俄歇微探针测得的 C–Si 金刚石表面的俄歇电子能谱(AES)结果与标准 SiC 和SiO2材料的典型 AES 数据对比。推测金刚石表面同时存在C–Si 和 O–Si 信号，由于硅谱峰更接近 SiC 的典型数据，C–Si 相关成分占主导地位。

图 4 器件沟道区 C-Si 金刚石表面的俄歇电子能谱[55]

另外，Zhu 等[34]利用 EELS 光谱对硅终端金刚石界面进行了分析，研究发现(108±0.5) eV 处的峰在6-1 的区域中逐渐变宽，并且在区域 3、2、1 (红圈)向较低值移动，证明其界面处 Si 键合方式发生变化，结果表明在其表面生成了 C–Si 键。图 5 为所测得硅终端金刚石界面的 EELS 光谱。

此外，与 C–H 金刚石 MOSFETs 的有关报道中发现，不同的金刚石晶向对于终端金刚石器件的性能有着强烈的影响[56–62]。而金刚石(111)晶面具有更多的悬挂键，会使 C–Si 键合增加，且(111)金刚石中硼的掺杂浓度要比(100)金刚石中硼的掺杂浓度高[63]。在氢终端(111)金刚石中，金刚石(111)表面具有较高密度的偶极子，产生空穴密度约为(100)金刚石的两倍[64–65]。同样，对于 C–Si 金刚石来说也有影响，有关报道称在(111)金刚石面上沉积硅原子时会显示出二维(2×2)菱形硅结构，而在(100)界面生成(3×1)结构[66]。因此，在研究 C–Si 金刚石 MOSFETs时必须要考虑其界面的特性。

图 5 (a)C、Si、O 元素叠加的 EELS 图。EELS 图中界面附近区域的(b) Si L 边，(c) C K 边，(d) O K 边的 EELS 光谱。红色虚线框包含界面区域的光谱特征[34]

2.4 C–Si 金刚石器件特性

目前基于 C–Si 沟道的金刚石场效应管器件均呈现典型的增强型特征，这主要是由于硅终端金刚石表面栅氧化物的钝化作用所致。氧化硅基的金刚石表面具有较高的负电子亲和势，在其表面形成了较低的能带弯曲，导致表面沟道空穴导电性的消失，进而使得阈值电压向更负的方向偏移，获得关断状态。只有当栅极偏压增加到足够大时，空穴才会在栅极下方聚集形成 2DHG 沟道，使其导通，表现出增强型半导体器件的特性。同时由表面硅自氧化生成的栅极氧化物有较好的热稳定性，硅终端金刚石MOSFETs 表现出较好的高温稳定的增强型器件性能。北京科技大学朱肖华 [66]制备了硼掺杂的C–Si(001)单晶金刚石 MOSFETs 并对其输出和转移特性曲线进行了分析，研究发现，当 VDS=–1 V 时，对应栅长的阈值电压分别为 3.0、–7.5、–6.0、–4.5 V，且当 VDS=0~–30 V，VGS=–40~5 V 时，栅长 LG分别为 4、8、10、14 µm 的最大输出电流密度分别为–220、–125、–86、–55 mA/mm，器件表现出明显的增强型特性。

此外，对氢终端和硅终端金刚石 MOSFETs 的高温稳定性对比分析发现，随着温度的逐渐升高，氢终端金刚石器件的电流密度先急剧下降，而后趋于平稳状态，在温度超过 100 ℃时，其性能开始显著恶化;然而在硅终端金刚石器件中，其电流密度却呈现先下降后逐渐上升趋势，并且当温度进一步升高到一定程度时，电流密度反而比室温下有所升高。这一现象的产生是因为在外延层上掺有浓度不均匀的硼，使得在高温下掺杂金刚石与衬底之间的电阻降低[67–68]，导致其空穴载流子增加，进而增加了其电流密度。另外，硅终端器件中金刚石表面的栅介质SiO2能够与之形成稳定的 C–Si 键，因而具有较高的热稳定性。

Fu 等[55]采用原子层沉积法在(111)金刚石表面300 ℃沉积 100 nm 厚的Al2O3栅极绝缘体，并制备了高性能的常关型氧化硅终端金刚石 MOSFETs。图13 为其测得的 I-V 特性曲线，研究发现，阈值电压(Vth)约为–5.3 V，LSD=3 μm、VGS=–40 V 时具有较高的漏电流密度(ID_max)为–300 mA/mm。说明采用Al2O3绝缘体的工艺比使用SiO2绝缘体的 C–Si 金刚石器件具有更好的性能。

图 6 氢终端和硅终端金刚石 MOSFETs 性能对比

图 6 为部分增强型硅终端金刚石器件与氢终端金刚石器件的漏电流密度 ID_max 与阈值电压的数据总结[17, 21, 23, 35, 39, 66, 70–71]。整体而言，硅终端场效应管具有综合的高电流和阈值电压。尽管对于部分综合性能优异的氢终端金刚石 MOSFETs 来说会表现出较高的饱和漏电流[70]，但在增强型器件中硅终端整体具有显著高的阈值电压。

为了提高硅终端金刚石场效应管器件的电流密度，北京科技大学进一步开发了硼掺杂增强沟道电流浓度，降低界面态的方法。通过利用重掺杂技术和选择生长技术在金刚石表面制备重硼掺杂区和未掺杂区，可以在 SiO2/金刚石形成碳硅键的同时有效降低源漏极欧姆接触电阻，提高硅终端金刚石器件的综合性能，增加其输出电流密度。再者，随着温度的升高和偏压的施加，硼原子变为受主离化态，空穴载流子浓度得到增加。Zhu 等[34]利用选择气相沉积法制备了具有高迁移率和良好的正常关断操作的 C–Si 界面 SiO2/(111)金刚石 MOSFETs。

通过对 C–Si 金刚石界面进行了分析发现，金刚石与沉积的 SiO2界面均匀平整，且呈现出无应变的结构特征，当 LG 为 10 μm 时，通过计算其沟道空穴迁移率(µFE)达到 200 cm2·V−1·s−1，界面态密度(Dit)低至 3.8×1011 cm−2eV−1。

此外，对其电学性能进行了研究分析。当VDS=–1 V、LG=4 μm 时具有最大的阈值电压为–16 V。当 VGS=–40 V、LG为 4 μm 时，WG归一化后的最大漏极电流密度为–167 mA/mm。在 VDS=–30 V 时器件的开/关比约为 107。研究发现，ID–VDS 曲线并不饱和，主要是由于在该器件中，硼掺杂电极高于沟道区域的位置。加栅压时，栅下电场不均匀，部分电场向掺硼方向弯曲，这种较低的有效电场导致较高的导通电阻，进而导致不饱和电流分布。

3 结论与展望

硅终端金刚石有望表现出优异的器件性能。一方面，C–Si 偶极子比 C–H 具有更大的偶极矩，更有利于 2DHG 中空穴的累积。另一方面，C–Si 金刚石的表面态密度更低。但随着人们对于 C–Si 金刚石MOSFETs 的深入研究，发现 C–Si 金刚石也存在诸多的问题：

1) 由于硅极易被氧化，在制备过程中不可避免有氧气掺入，在硅终端金刚石表面生成 C–O–Si 键，导致其表面态密度升高，对其器件的性能造成影响，降低其迁移率。

2) 对于 C–Si 金刚石而言，在金刚石表面的键合相对较为复杂。换言之，C–Si 金刚石器件的性能来源于其表面氧化物还是硅单质作用尚未得到直接确认，SiO2/金刚石界面的作用机理仍未形成明确的结论。

3) 对于如何增强硅终端金刚石器件的耐压性，减少界面态对沟道载流子耗尽作用，提高其载流子浓度和稳定性，仍是其未来研究发展的主要方向。

针对于此，可以围绕硅终端金刚石表面键合氧原子取代并分析其能带结构以揭示其作用机理;通过原位制备等方式减少制备过程中的氧化因素以增加其导电性;结合掺杂技术调控空穴浓度以增加其导电性能等方向进一步开展研究。总之，硅终端金刚石作为有效的增强型器件已表现出良好的性能，为其进一步与耗尽型器件的逻辑集成提供了有效的思路。与此同时，理想的硅终端金刚石半导体仍以形成低界面态密度的界面为目标，构建与硅器件工艺兼容的高质量栅介质结构，会使器件进一步发挥高迁移率与稳定性优势，在未来将具有广阔的发展前景。

审核编辑：汤梓红