RISC-V芯粒，终于来了

 2023年8月23日RISC-V中国峰会于北京隆重召开，吸引了业界广泛关注。大会设立了一个创新产品发布环节，推出了多项基于RISC-V指令集的新型芯片设计、EDA设计和生态构建，在本次发布会上，中国科学院计算技术研究所和之江实验室推出了联合研制的代号为“之江”的RISC-V多核处理器芯粒，这是国际上第一个采用标准接口的RISC-V处理器芯粒，该芯粒推出率先将RISC-V从IP核形态推向芯粒这一新创新形态，为我国RISC-V产业生态的繁荣和探索构建芯粒和集成芯片生态打下坚实基础。

RISC-V相关研究被学术和企业界日益增长的热度，逐渐形成了ARM、X86、RISC-V生态三足鼎立的趋势。RISC-V指令集具有因为其开源开放、灵活定制的独特优势，依据此设计芯片依然存在制造上的障碍。一方面，先进工艺的流片成本巨大，流片周期较长，如果芯片的生产规模达不到一定量级，会给芯片成本带来很大压力；另一方面，依然存在先进工艺无法获得的问题。

芯粒（Chiplet）和先进集成技术为RISC-V生态的繁荣和发展一条新的半导体技术途径。芯粒技术可以像搭乐高积木一样，把一些预先生产好、具有特定功能、可组合集成的芯片裸片（die），通过精密半导体工艺（比如3D, 2.5D）集成在一起形成一个集成芯片（Integrated Chips）系统。而这些预制件就是芯粒。随着先进封装技术与高速接口技术的发展， 将整个芯片系统设计分解为多个小的可复用芯粒，有效提升了芯片的制造成本和设计灵活性，其中芯粒作为一种新的可“物理IP”复用，让模块化芯片组合的想法，在近年来逐渐成为商业化的现实。其中，最关键的可复用标准化芯粒就包括CPU主控芯粒，算力芯粒，IO芯粒或互连芯粒，其中CPU芯粒是任何集成芯片系统都离不开的核心组件。

在工业界，AMD公司推出的Epyc系列处理器、苹果公司的M1 Ultra以及Intel公司的Lakefield相继证明了CPU芯粒这种新的系统组件形态对于降低集成芯片系统开发费效比和能效比的重要意义，然而，这几类CPU芯粒皆面临特定公司产品型号并通过垂直设计得到，无法开放给更多的异构集成系统或第三方集成者满足其自由定制集成芯片产品的需求。相比而言，本次发布的“之江一号”：RISC-V多核处理器芯粒，是首个采用标准接口开放式的CPU芯粒形态，这一成果为高性能计算领域带来新的活力。

中科院计算所项目负责人王颖副研究员表示，该标准化RISC-V处理器芯粒是瞄准集成芯片开放式开放生态，可作为构建集成芯片系统的核心，为高算力计算领域提供基础算力支撑。同时，该芯粒基于可控工艺制造，该芯粒可以实现大型处理器芯片的制造，而不依赖于昂贵的先进工艺。这为高性能处理器的设计提供了新的思路和可能性。
 
高算力应用是当前RISC-V指令集和芯片正在大力开拓的一个场景。然而，高算力的处理器设计面临着两个关键性的挑战。一方面，增加芯片晶体管的数量是提高芯片算力最直接的办法，但是光刻的芯片制造方法使得面积难以突破，这种问题被称为“面积墙”。这意味着无法通过传统方式进一步减小芯片的物理面积，从而限制了处理器的规模和功能集成度。另一方面，随着领域专用架构（DSA）的盛行，通过定制化专用芯片满足端边云芯片的碎片化需求成为后摩尔时代获得能效飞跃的一条重要技术路线，然而大规模大算力专用芯片的设计成本攀升动辄花费数千人月开发成本，又成为一道横亘在国产大算力专用芯片道路之上的”设计墙“。

通过芯粒集成无疑为探索高算力芯片提供了一条不同于基于先进工艺、新器件新材料的第三条技术途径。中科院计算所智能计算中心与之江实验室先进计算中心负责人、集成芯片项目首席架构师韩银和研究员表示之江一号RISC-V处理器芯粒是首个标准化接口的RISC-V处理器芯粒，对于建立芯粒预制件生态与开放的芯粒组合设计模式具有重要突破意义，该芯粒不但具有很好的可扩展性用于搭建国产工艺高性能处理器芯片，此外该芯粒可以和其他智能处理器芯粒直接拼接在一起，配合先进封装工艺快速定制新的智能集成芯片系统。
 
韩银和研究员认为认为未来芯粒的生态将是相互融合、开发敏捷的生态，这一点与RISC-V的开源开放理念相结合。项目主要设计人员王郁杰副研究员在强调了“之江一号”的潜力。他认为“之江一号”芯粒的设计初衷是未来根据场景需求结合高低不同性能的芯粒，快速实现面向新领域的处理器设计，该芯粒集成了4个并行片间互联接口，为芯粒间高速互连提供了支持，其具备的可扩展性与标准化低延迟高带宽接口特点，也在将来高性能计算、物联网设备等多个领域都具备广泛的应用前景。