如何提高开关电源芯片MOSFET雪崩可靠性？

什么是雪崩击穿？单脉冲雪崩与重复雪崩有何不同？

当功率器件PN结的反向电压增大到某一数值后，半导体内载流子通过碰撞电离开始倍增，这一现象与宏观世界中高山雪崩是很像的，所以我们称之为雪崩击穿。

功率器件并不是触发雪崩就会损坏的，而是对雪崩能量有一定的承受能力，称之为雪崩耐量，一般从以下两个特性来考量某个功率器件承受的雪崩耐量的强弱，分别是：

• 单脉冲雪崩耐量
• 重复雪崩耐量

单脉冲雪崩

图1给出了单脉冲雪崩测试的原理图，对待测器件的Gate施加开启信号，器件导通，电感L开始储能，当电感储能达到一定值以后，关闭Gate，此时电感能量只能通过雪崩电流来泄放。

图1. 单脉冲雪崩测试的原理图

图2给出了单侧雪崩测试几个关键结点的示波器波形图，可以看到当器件Gate电压Vgs从高变低后，器件漏端电压瞬时升高到雪崩击穿电压，直到电感能量在数微秒时间内泄放完毕。

图2. 单脉冲雪崩测试波形图

雪崩泄放的总能量由以下公式给出

其中：

在实际测试中，通常会固定L和VIN，通过不断增大脉宽宽度TPulse，测得器件不损坏的最大雪崩耐量即为所测器件的EAS值。

重复雪崩耐量

图3给出了重复雪崩测试的原理图，对待测器件的Gate施加周期性开关信号，通过器件反复开关，周期性对电感储能，并通过器件雪崩释放能量。对于重复雪崩，每次发生雪崩的能量要比EAS小很多，但重复累加的能量会比单脉冲雪崩多很多，所以芯片结温和管壳温度都会升高，当芯片结温达到Tjmax时，即为所测器件的EAR最大值。

图3. 重复雪崩测试的原理图

雪崩击穿失效机理是什么？

当功率器件承受的雪崩耐量超过极限后，芯片最终会损坏，然而单脉冲雪崩与重复雪崩的失效机理并不相同。

单脉冲雪崩发生时，持续的时间一般在微秒量级，我们发现由于热容的存在，瞬时热量不足以传递到芯片引线框和封装体，雪崩击穿位置的温度会急剧上升，当超过PN结极限温度（约400℃）时，芯片热击穿损坏。所以单脉冲雪崩的极限温度限制是PN结的热击穿温度，而非器件手册标称的最高工作温度Tjmax（150℃）。图4给出了在单脉冲雪崩后器件局部热击穿损坏照片。

图4. 单脉冲雪崩引起的器件局部热击穿损坏

重复雪崩的失效机理主要有两种，一种是重复雪崩过程中芯片结温超过Tjmax，而带来的器件损坏；另一种表现为重复雪崩老化过程中，由于热载流子效应而带来的器件参数漂移，是一个缓慢退化的过程。

平面型VDMOS和超结型VDMOS的雪崩能力有何差异？

VDMOS主要由终端结构和元胞两部分组成，为了得到比较好的器件雪崩耐量，器件结构上能均匀雪崩击穿是关键。为了做到这一点，芯朋微电子把终端结构的耐压设计的高于元胞。

在满足上面的设计条件后，雪崩的触发位置会在元胞电场强度最大的地方。如图5所示，对于平面型VDMOS，为了保证雪崩耐量，芯朋微电子内置高压功率器件的电场最强的地方通常在Pbody的侧下方。

图5.平面型VDMOS电场分布

但对于超结型VDMOS，为了降低Rdson，芯朋都会对电场进行优化，如图6所示，可见超结型VDMOS的电场特性是有可能带来雪崩触发位置的随机变化，所以超结型VDMOS的雪崩能力较弱，超结型VDMOS的雪崩一致性设计难度要远高于平面型VDMOS。

图6.超结型VDMOS电场分布

功率半导体器件的研发一直在不断追求更低的特征导通电阻，也就是希望以更小的芯片面积获得同样的导通电阻，然而随着芯片面积的减小，器件的热阻也就是散热特性会变差，所以芯片的重复雪崩耐量EAR会降低。目前超结型VDMOS的特征导通电阻已经比平面型VDMOS优化数倍以上，带来的牺牲就是相同Rdson规格的超结型VDMOS比平面型VDMOS的重复雪崩耐量EAR要差很多。

图7.特征导通电阻与雪崩耐量

VDMOS该如何选型？

雪崩耐量是功率器件关键指标，虽然系统中一般都会配置RCD吸收回路，来抑制雪崩发生，然而在做雷击浪涌测试或者市电瞬时过压的时候，还是不可避免使器件发生雪崩的，因此选择雪崩耐量优异的分立器件或开关电源芯片是与电源系统可靠性紧密相关的。

当EMI滤波器的防雷等级较高时(采用共模电感+X电容滤波器结构+防雷器件)，并对开关频率有较高要求时，可选用超结型VDMOS，避免雷击残压造成MOS雪崩损坏；

当EMI滤波器防雷等级较低时(采用π型滤波器+防雷器件)，优先选用雪崩能力强的平面型VDMOS。

芯朋微电子的开关电源芯片系列中，可提供高雪崩耐量的智能VDMOS器件，如图8所示：

图8.反激开关电源系统图