芯片行业的几个专业术语盘点

今天我们来学习一下芯片行业的几个专业术语，大家可以印象更加的深刻。

01-IDM(Integrated Device Manufacture)

主要的特点如下：集芯片设计、芯片制造、芯片封装和测试等多个产业链环节于一身，早期多数集成电路企业采用的模式，目前仅有极少数企业能够维持。

主要的优势如下：设计、制造等环节协同优化，有助于充分发掘技术潜力，能有条件率先实验并推行新的半导体技术(如 FinFet)。

主要的劣势如下：公司规模庞大，管理成本较高，运营费用较高，资本回报率偏低。这类企业主要有：三星、德州仪器(TI)等。

02、Fabless(无工厂芯片供应商)

主要的特点如下：只负责芯片的电路设计与销售，将生产、测试、封装等环节外包。

主要的优势如下：资产较轻，初始投资规模小，创业难度相对较小，企业运行费用较低，转型相对灵活。

主要的劣势如下：与 IDM 相比无法与工艺协同优化，因此难以完成指标严苛的设计，与 Foundry 相比需要承担各种市场风险，一旦失误可能万劫不复。这类企业主要有：海思、联发科(MTK)、博通(Broadcom)等。

03、Foundry(代工厂)

主要的特点如下：只负责制造、封装或测试的其中一个环节，不负责芯片设计，可以同时为多家设计公司提供服务，但受制于公司间的竞争关系。

主要的优势如下：不承担由于市场调研不准、产品设计缺陷等决策风险。

主要的劣势如下：投资规模较大，维持生产线正常运作费用较高，需要持续投入维持工艺水平，一旦落后追赶难度较大。

这类企业主要有：SMIC、UMC、Global Foundry。

04-CP（Circuit Probing）

CP也叫“Wafer Probe”或者“Die Sort”，是对整片Wafer 上每个Die的基本器件参数进行测试，例如Vt（阈值电压），Rdson（导通电阻），BVdss（源漏击穿电压），Igss（栅源漏电流），Idss（漏源漏电流）等，把坏的Die挑出来，会用墨点（Ink）标记，可以减少封装和测试的成本，CP pass才会封装，一般测试机台的电压和功率不高，CP是对Wafer的Die进行测试，检查Fab厂制造的工艺水平。

05-FT（Final Test）

FT是对封装好的Chip进行Device应用方面的测试，把坏的chip挑出来，FT pass后还会进行process qual和product qual，FT是对package进行测试，检查封装造厂的工艺水平。

FT的良率一般都不错，但由于FT测试比CP包含更多的项目，也会遇到Low Yield问题，而且这种情况比较复杂，一般很难找到root cause。

广义上的FT也称为ATE（Automatic Test Equipment），一般情况下，ATE通过后可以出货给客户，但对于要求比较高的公司或产品，FT测试通过之后，还有SLT（System Level Test）测试，也称为Bench Test。

06-SLT（System Level Test）

SLT测试比ATE测试更严格，一般是功能测试，测试具体模块的功能是否正常。成都中冷低温的ThermoStream TS-780高低温冲击气流仪以速度、精度和可靠性作为基本设计标准，提供了非常先进的温度测试能力。

温度转换从-55℃到+125℃之间转换约10秒，并有更广泛的温度范围-80℃到+225℃， 经长期的多工况验证，满足更多生产环境和工程环境的要求。

TS-780应用于提供老化测试、特性分析、高低温温变测试、温度冲击测试、失效分析等可靠性试验，用于芯片、微电子器件、集成电路 （SOC、FPGA、PLD、MCU、ADC/DAC、DSP 等） 、闪存 Flash、UFS、eMMC 、PCBs、MCMs、MEMS、IGBT、传感器、小型模块组件等电子元器件/模块冷热测试。

07-Bump

Bumping指凸点。在wafer表面长出凸点（金，锡铅，无铅等），多用于倒装工艺封装上， 也就是flipchip。

08-RTL 

register-transferlevel（RTL）是用于描述同步数字电路的硬件描述语言。

09-Netlist 

网表，RTL需要通过综合以后才能变成网表。

10-SDC 

设计提供约束文件，综合工具需要这个约束文件才能将RTL转换成netlist。SDC主要描述内容包括：芯片工作频率，芯片IO时序，设计规则，特殊路径，不用check路径等等。

11-GDS 

netlist经过后端工具编程版图，而版图提交给流片厂家（foundry）的就是GDS II 。

12-Hardren

指某个IP以硬模块的形式来实现。

13-Merge 

就是将单独hardren的模块，拼接进去。merge这个是IP厂商保护IP的一种手段，一般放在foundry专门的merge room中，才能进行。这样芯片厂 商最终需要去foundry厂商那里拼接完成，得到最终的GDSII。

14-IP

这个对应芯片来说，就是一个完整的功能模块。

15-Vendor 

就是IP供应商。

16-SOC

片上系统，就是把CPU，总线，外设，等等放到一个芯片内部实现。例如手机处理器就是一个复杂的SOC芯片。

17-Wire Bonding

打线也叫Wire Bonding(压焊，也称为绑定，键合，丝焊)是指使用金属丝(金线、铝线等)， 利用热压或超声能源，完成固态电路内部接线的连接，即芯片与电路或引线框架之间的连接。

18-Flipchip 

Flip chip又称倒装片，是在I/O pad上沉积锡铅球，然后将芯片翻转加热利用熔融的锡铅球与陶瓷基板相结合。

19-TAPEOUT（TO）

流片，指提交最终GDSII文件给Foundry工厂做加工。

20-MPW  

多项目晶圆，将多个使用相同工艺的集成电路设计放在同一晶圆片上流片，制造完成后，每个设计可以得到数十片芯片样品。

21-FULL MASK 

“全掩膜”的意思，即制造流程中的全部掩膜都为某个设计服务。

22-Shuttle

就是MPW的时间，MPW的时间就是固定的，每个月或者每个季度有一次，有个很形象的翻译：班车，到点就走。

23-SEAT

一个MPW的最小面积，就类似“班车”的座位，可以选择一个或者几个座位。简单来说，MPW就是和别的厂家共享一张掩模版，而FULL MASK则是独享一张掩膜版。如果芯片风险比较高，则可以先做MPW，测试没有问题，再做FULL MASK。主要的原因就是MASK（掩膜），比较贵，例如40nm的MASK大约在500万左右，而28nm的MASK大约在1000万左右，14nm的MASK大约在2500万左右。不同厂家有差异，这里只是说明MASK的成本比较高。如果芯片失败，则MASK的钱就打水漂了。所以先做一次MPW也是分散风险的方法。而MPW的问题就是，这个是按照面积来收钱的，例如在40nm的3mm4mm 大约50万人民币等等。一个SEAT就是3mm4mm。如果超过这个面积，就要额外收费。所以大芯片，是不合适做MPW的，如果是120mm2那需要10个SEAT，那么和整个MASK费用就一样了。这种情况做MPW就不合适了，所以从成本上来说是综合考量的一件事情。

审核编辑：黄飞