减法电路是基本集成运放电路的一种,算术运算电路主要包括数字加法器电路、数字减法器电路、数字乘法器电路和数字除法器电路。
由于基本的算术运算加法、减法、乘法、除法最终都可归结为加法或减法运算,因此,在算术运算电路中数字加法器电路与数字减法器电路是最基础的电路。一般是由集成运放外加反馈网络所构成的运算电路来实现。
Verilog设计
设计一个16比特的减法器
(1)基于全减器设计“行波借位减法器”,基础的全减器模块
行波借位减法器
(2)根据行波进位加法器,通过控制信号,使其同时具有加法和减法的功能,注意进位。
加减法器
测试波形
全部0条评论
快来发表一下你的评论吧 !