台积电研发超大封装技术，实现120x120mm布局

　　据悉，台湾半导体制造公司台积电近期公布了其正在研发的新版CoWoS封装技术，此项技术将助力All-in-One的系统级封装（SiP）尺寸扩大至原有的两倍以上，形成面积达120 x 120 mm的超大型封装模块，且功耗可达千瓦级别。

　　据台积电官方介绍，新版CoWoS封装技术的硅中介层尺寸约为光掩模（Photomask，又称Reticle，约858平方毫米）的3.3倍。

　　该技术能够容纳逻辑电路、8个HBM3/HBM3E内存堆栈、I/O及其他芯粒（Chiplets），最大封装面积可达2831平方毫米，基板尺寸则为80 x 80 mm。据了解，AMD的Instinct MI300X以及Nvidia的B200均采用了这一技术。

　　台积电预计将于2026年推出下一代CoWoS_L，届时硅中介层尺寸将进一步扩大到光掩模的5.5倍，可容纳逻辑电路、12个HBM3/HBM3E内存堆栈、I/O及其他芯粒（Chiplets），最大封装面积可达4719平方毫米。

　　此外，台积电还计划于2027年进一步提升CoWoS封装技术，使硅中介层尺寸超过光掩模的8倍，提供高达6864平方毫米的封装空间，以容纳4个堆叠式集成系统芯片（SoIC），并搭配12个HBM4内存堆栈和额外的I/O芯片。