赛灵思(Xilinx)宣布新一代20纳米工艺技术

　　电子发烧友网讯：在28纳米产品和新平开发软件平台Vivado发布后，赛灵思并没有停止新工艺开发的脚步。日前赛灵思宣布了其20纳米的产品规划。

　　赛灵思全球高级副总裁、亚太区执行总裁汤立人在媒体见面会上表示，虽然20纳米工艺节点在过去一段时间成为了行业辩论的前沿和中心，但作为行业领导者，赛灵思正在积极地推动20纳米的研发。

　　

　　图1：赛灵思全球副总裁汤立人认为20纳米工艺技术将帮助赛灵思扩大竞争优势

　　在应用方面，汤立人认为五大应用需求是主要的驱动因素：

　　（1）智能Nx100G-400G有线网络；（2）采用智能自适应天线、认知无线电技术、基带和回程设备的LTE高级无线基站；（3）高吞量、低功耗的数据中心存储、高智能网络和高度集成的低时延应用加速；（4）图像/视频处理以及面向新一代显示、专业化摄像机、工厂自动化、高级汽车驾驶员辅助系统（ADAS）和监视系统的嵌入式视觉；（5）面向几乎所有可以想象应用的尖端连接技术。

　　赛灵思推出第一个商业化的All Programmable 3D IC和SoC。新一代的器件被数百家客户使用证明。下一代20纳米的技术，同样会应用到FPGA、3D IC和SoC三大类别，且主要是针对以上五大类别的应用。

　　

　　图2：赛灵思20纳米的不同芯片瞄准了不同的目标市场

　　“新工艺的芯片代工伙伴会有一些变化，这与28纳米一直在与TSMC合作不同。主要原因还是3D芯片的复杂度有关系，对于晶圆厂和封装厂来说，这都是更大的挑战。”汤立人副总裁，新采用的工艺与TSMC的28纳米HPL工艺性能功耗比特征相似。

　　20纳米的SoC将实现2倍的系统级性能、2倍的内存带宽，50%的总功耗和1.5倍多的逻辑功能集成和关键系统建模。设计人员在高性能应用中，可以利用更高的速度架构及第二代专为系统而优化的SerDes。LTE无线、DSP和图像/视频应用的开发人员，可以利用其更快的DSP，RBAM和DDR4内在接口。

　　新一代20纳米的3D IC也将继续在28纳米的基础上提升性能，包括采用同构和异构（Heterogeneous）多核的架构。“下一代3D IC的逻辑容量扩展1.5倍或30-40M ASIC等效门的设计，和4倍的收发器带宽，利用大于33GB/s的SerDes，最终可高达56GB/s。”

　　对于刚上市一年左右的28纳米的芯片，不少客户还处于新试用和适应阶段，包括代理商在内的销售和技术支持团队在内，赛灵思还有很多要做的事。20纳米技术中路线的宣布，固然跟可预见的市场驱动力因素有关系，但笔者认为竞争对手的原因应该是最重要的。

　　在A公司宣布明年将会量产20纳米的芯片时，赛灵思提前在今年宣布其新一代20纳米的芯片技术，既是作为一个市场策略上的回击，保证其在技术上的领先地位，更多的却可以看作是FPGA厂商对于处理器市场和SoC市场的一种提前切入。新的应用在ASIC和ASSP还没有出现，或是还没有优势之前，FPGA厂商提前一步抢市场，这已经是未来的重要芯片策略了。

　　关于芯片发布的具体日期，汤立人副总裁没有透露，但他回应了前阵子华为传出采用更多的ASIC的看法【具体回应，浏览电子发烧友网报道：汤立人：华为采用ASIC替代FPGA系误读 】。汤立人表示，虽然华为可能采用的ASIC的数量在增加，但可以肯定的是采用的FPGA也一定是在增长的。