2.5D/3D封装技术升级，拉高AI芯片性能天花板

电子发烧友网报道（文/李弯弯）一直以来，提升芯片性能主要依靠先进制程的突破。但现在，人工智能对算力的需求，将芯片封装技术的重要性提升至前所未有的高度。为了提升AI芯片的集成度和性能，高级封装技术如2.5D/3D封装和Chiplet等得到了广泛应用。
 
根据研究机构的调研，到2028年，2.5D及3D封装将成为仅次于晶圆级封装的第二大先进封装形式。这一技术不仅能够提高芯片的性能和集成度，还能有效降低功耗，为AI和高性能计算等领域提供强有力的支持。
 
2.5D/3D封装的技术优势
 
什么是2.5D和3D封装？2.5D封装是一种先进的异构芯片封装技术，它结合了2D（平面）和3D（立体）封装的特点，实现了多个芯片的高密度线路连接并集成为一个封装。
 
2.5D封装技术的关键在于中介层，它充当了多个芯片之间的桥梁，提供了高速通信接口。中介层可以是硅转接板（Si Interposer）、玻璃转接板或其他类型的材质。在硅转接板上，穿越中介层的过孔被称为TSV（Through Silicon Via，硅通孔），而在玻璃转接板上则称为TGV。
 
芯片不是直接安装在电路板上，而是先安装在中介层上。这些芯片通常使用MicroBump技术或其他先进的连接技术连接到中介层。中介层的表面使用重新分布层（RDL）进行布线互连，以实现芯片之间的电气连接。
 
优势方面，2.5D封装允许在有限的空间内集成更多的引脚，提高了芯片的集成度和性能；芯片之间的直接连接减少了信号传输的路径长度，降低了信号延迟和功耗；由于芯片之间的紧密连接和中介层的优化设计，2.5D封装通常具有更好的散热性能；2.5D封装支持高速数据传输，满足对高性能计算和网络设备的需求。
 
英特尔的EMIB（Embedded Multi-die Interconnect Bridge）就是一种2.5D先进封装技术，它允许将多个芯片（或称为“芯粒”）通过中介层（Interposer）实现高密度线路连接，并集成为一个封装。这种技术特别适用于异构芯片集成，即将不同制程、不同功能、来自不同厂商的芯片集成在一起，形成一个功能强大的系统级芯片（SoC）。
 
台积电的CoWoS（Chip-on-Wafer-on-Substrate）也是一种典型的2.5D封装技术，它结合了芯片堆叠（CoW, Chip on Wafer）和晶圆级封装（WoS, Wafer on Substrate）的特点，实现了多个不同功能芯片的高密度集成。
 
CoWoS技术通过将多个有源硅芯片（如逻辑芯片和HBM堆栈）集成在无源硅中介层上，并利用中介层上的高密度布线实现芯片间的互连。这种技术能够将CPU、GPU、DRAM等各式芯片以并排方式堆叠，并通过硅通孔（TSV, Through Silicon Via）技术实现垂直电气连接。最终，整个结构再被安装到一个更大的封装基板上，形成一个完整的封装体。
 
根据中介层的不同CoWoS技术可以分为CoWoS_S（使用Si衬底作为中介层）、CoWoS_R（使用RDL作为中介层）和CoWoS_L（使用小芯片和RDL作为中介层）三种类型。
      
三星发布的I-Cube系列技术也是2.5D封装的重要代表。I-Cube通过并行水平芯片放置的方式，将多个芯片（包括逻辑芯片和存储器芯片）集成在一个硅中介层上，并通过硅通孔（TSV）和后道工序（BEOL）技术实现芯片间的电气连接，这种技术不仅提高了芯片密度，还显著增强了系统的整体性能。
 
例如，三星I-Cube2可以集成一个逻辑裸片和两个HBM裸片，而最新的I-Cube4则包含四个HBM和一个逻辑芯片。这种技术不仅提高了芯片密度，还显著增强了系统的整体性能。
 
3D封装技术又称为三维集成电路封装技术，是一种先进的半导体封装方法，它允许多个芯片在垂直方向上堆叠在一起，以提供更高的性能、更小的封装尺寸和更低的能耗。
 
3D封装技术的核心在于将多个芯片在垂直方向上堆叠，而不是传统的2D封装中芯片平面排列的方式。这种堆叠方式有助于减小封装面积，提高电子元件之间的连接性能，并缩短信号传输距离。
 
由于芯片之间的垂直堆叠，3D封装技术能够减少信号传输的延迟，提高数据传输的带宽，从而显著提升系统的整体性能。
 
在单位体积内，3D封装可以集成更多的芯片和功能，实现大容量和高密度的封装。较短的信号传输距离和优化的供电及散热设计使得3D封装技术能够降低系统的功耗。3D封装技术可以集成不同工艺、不同功能的芯片，实现多功能、高效能的封装。
 
台积电的SoIC（System on Integrated Chips）就是一种创新的3D封装解决方案，通过芯片堆叠技术提升系统的集成度、性能和功耗效率。台积电自2022年开始小规模量产SoIC封装。
 
什么AI芯片采用了先进封装技术
 
AI及高性能运算芯片厂商目前主要采用的封装形式之一是台积电CoWos。台积电预计，AI加速发展带动先进封装CoWos需求快速增长。据称，英伟达、AMD两家公司包下了台积电今明两年CoWoS与SoIC 先进封装产能。
 
英伟达的多款GPU产品采用了台积电CoWoS封装技术，如H100和A100等AI芯片。这些芯片通过CoWoS封装实现了高性能和高带宽，满足了复杂计算任务的需求。具体来看，英伟达主力产品H100主要采用台积电4nm制程，并采用CoWoS先进封装，与SK海力士的高带宽内存（HBM）以2.5D封装形式提供给客户。
 
AMD的MI300系列GPU采用了CoWoS封装技术，MI300芯片结合了SoIC及CoWoS等两种先进封装结构，以支持其高性能计算和AI应用。具体来看，MI300系列采用台积电5nm和6nm制程生产，同时先采用台积电的SoIC将CPU、GPU芯片做垂直堆叠整合，再与HBM做CoWoS先进封装。
 
英特尔EMIB 2.5D先进封装技术也已经应用于其多款产品中，包括第四代英特尔®至强®处理器、至强6处理器以及英特尔Stratix®10 FPGA等。这些产品通过EMIB技术实现了高性能、低功耗和高度集成的特性，在数据中心、云计算、人工智能等领域得到了广泛应用。
 
此外，不久前，多家EDA与IP领域的英特尔代工生态系统合作伙伴宣布为英特尔EMIB技术推出参考流程，简化设计客户利用EMIB 2.5D先进封装的过程，包括Cadence楷登电子、西门子和Synopsys新思科技。
 
除了台积电、英特尔、三星等厂商之外，中国大陆封测企业也在高性能先进封装领域积极布局。长电科技此前表示，其推出的XDFOI Chiplet 高密度多维异构集成系列工艺已按计划进入稳定量产阶段。该技术是一种面向Chiplet的极高密度、多扇出型封装高密度异构集成解决方案，利用协同设计理念实现芯片成品集成与测试一体化，涵盖2D、2.5D、3D集成技术。
 
该公司此前介绍，Chiplet封装将会是先进封装技术的重要发展方向，可以把不同类型的芯片和器件集成在一起，以实现更高性能、更低功耗和更好的可靠性。在Chiplet基础上，长电科技推出的XDFOI封装方案，已在高性能计算、人工智能、5G、汽车电子等领域应用。
 
写在最后
 
近年来，随着AI技术的快速发展和应用需求的不断增加，AI芯片先进封装技术取得了显著进展。国内外厂商纷纷加大研发投入，推出了一系列具有创新性的封装解决方案。如，台积电的CoWoS与SoIC 技术，英特尔的EMIB技术，长电科技的XDFOI封装技术等。
 
随着AI技术的不断发展和应用需求的持续增长，AI芯片先进封装技术将面临广阔的市场前景。可以预见，未来AI芯片先进封装技术将会继续向更高集成度、更低功耗和更低成本的方向发展。同时，随着新技术的不断涌现，该技术也将会不断有新的突破和创新。