深度解读TSV 的工艺流程和关键技术

 

近几年，硅通孔 (through-silicon vias，TSV) 技术发展迅速，拥有着低功耗、小外形、高性能和高堆叠密度等优势的它得到工业界的广泛认可，具有延续摩尔定律发展的潜力。本文中作者介绍了 TSV 的工艺流程和关键技术，对蚀刻、分离、金属填充，以及铜暴露等重要工艺流程进行了详细描述。

1  概述

具有低功耗、小外形、高性能和高堆叠密度等特点的三维集成电路被视为有希望打破摩尔定律局限性的代表。要实现三维集成，需要用到几个关键技术，如硅通孔（TSV），晶圆减薄处理，以及晶圆/芯片键合。TSV 互连具有缩短路径和更薄的封装尺寸等优点，被认为是三维集成的核心技术。在三维集成中 TSV 技术可分为三种类型：在 CMOS 工艺过程之前在硅片上完成通孔制作和导电材料填充的是先通孔技术；而中通孔，在CMOS制程之后和后端制程（BEOL）之前制作通孔。最后一种后通孔技术是在 CMOS 工艺完成后但未进行减薄处理时制作通孔。最终技术方案的选择要根据不同的生产需求。

TSV 技术已经应用于很多产品，如 MEMS，手机，CMOS 图像传感器（CIS）、生物应用设备和存储器。由此可见，如今已经有了较多的 TSV 技术方面的研究和成果。目前，由于相对造价较高，三维集成中 TSV 技术的成果和先进封装技术的运用还没有普及。在本文中，作者综述了 TSV 的工艺流程和关键技术,对深反应离子刻蚀（DRIE）制作通孔，绝缘层内衬、阻挡层和种子层，通孔填充，化学机械抛光（CMP），和 Cu 暴露等重要过程进行了详细介绍。

2 TSV 结构和 TSV 制造的工艺流程

2.1 TSV 结构

TSV 结构如图 1[1]所示，在硅板上面有加工完成的通孔；在通孔内由内到外依次为电镀铜柱、绝缘层和阻挡层。绝缘层的作用是将硅板和填充的导电材料之间进行隔离绝缘，材料通常选用二氧化硅。由于铜原子在 TSV 制造工艺流程中可能会穿透二氧化硅绝缘层，导致封装器件产品性能的下降甚至失效，一般用化学稳定性较高的金属材料在电镀铜和绝缘层之间加工阻挡层。最后是用于信号导通的电镀铜，最初由于一般的 TSV 结构的尺寸较大，通孔内的填充材料使用过热膨胀系数比较低的钨，但是钨的电导率比较低，电导率较高的铜逐渐将之取代，成为工业界通孔填充材料的首选[1]。

2.2 TSV 制造的工艺流程

TSV制造的工艺流程如图 2[2]所示。依次为：

（1）先使用光刻胶对待刻蚀区域进行标记，然后使用深反应离子刻蚀（DRIE）法在硅晶圆的一面刻蚀出盲孔。

（2）依次使用化学沉积的方法沉积二氧化硅（SiO2）绝缘层、使用物理气相沉积的方法沉积钛（Ti）作为阻挡层、铜（Cu）作为种子层。

（3）选择一种电镀方法在盲孔中进行填充电镀铜。

（4）使用化学机械抛光（CMP）法将硅晶圆表面上多余的铜去除。

（5）在硅晶圆上有盲孔的一面上制作电路层（RDL）。

（6）使用可溶胶把硅晶圆上有电路层（RDL）的一面粘合在载体晶圆上。

（7）使用化学机械抛光（CMP）和背面磨削法将盲孔中电镀铜柱的另一端暴露出来。

（8）在暴露出电镀铜后的硅晶圆的背面开始制作电路层和微凸点下的铜垫（UBM）。

（9）在硅晶圆背面开始制作微凸点。

(10)将制作了微凸点的晶圆从载体晶圆上取下然后清除晶圆正面的可溶胶[1]。

3 TSV 制作流程中关键技术

3.1 TSV 刻蚀

TSV 刻蚀是三维集成的关键技术，并且目前深硅刻蚀首选技术为干法刻蚀或称博世刻蚀。博世刻蚀工艺的刻蚀速率高达 5～10μm／min，对光刻胶的选择性为 50～100，对氧化物掩膜的刻蚀率高达200。博世工艺包括以下流程：（1）利用六氟化硫(SF6)作为蚀刻剂进行硅刻蚀；（2）填充八氟环丁烷（C4F8）气体，以产生良好的钝化膜来保护刻蚀出的侧壁；（3）用定向离子进一步刻蚀六氟化硫(SF6)等离子体中的钝化层和硅层。然后，使用 O2和 Ar 等离子体清洗钝化层[2,3]。然而，这种工艺造成侧壁缺口粗糙，可能会造成接下来的步骤出现差错，引发漏电和可靠性问题。在深硅刻蚀中，侧壁粗糙度受刻蚀和钝化到两个流程的影响[4]。侧壁粗糙会增大 TSV 的空隙，进而影响到绝缘层、阻挡层和铜种子层的覆盖范围。因此，随着 TSV 尺寸的减小，侧壁糙度需要控制在最小。

3.2 TSV绝缘层

TSV 的金属填充需要用到绝缘层来对硅衬底进行充分的电气隔离。绝缘层的工艺要求包括良好的阶梯覆盖率，无漏电流，低应力，高击穿电压，以及不同的 TSV 集成引起的加工温度的限制[5]。二氧化硅（SiO2）或氮化硅（Si3N4）是常用于等离子体增强化学气相沉积（PECVD）或减压化学气相沉积（SACVD）的绝缘层。然而，当 TSV 直径小于 3 μm 时，绝缘层更适用于原子层沉积（ALD）。ALD有几个优势，如较低的热预算，比现有流程更好的阶梯覆盖率，无需再进行表面处理，并且由于较薄的绝缘层，降低了 TSV 的 CMP 加工时间。

3.3 TSV阻挡层和种子层

接下来的过程是阻挡层沉积，目的是防止铜原子在温度 400 ℃下的退火过程的 TSV 中扩散。另外，阻挡层也作为绝缘层和铜层之间的粘合层。常见的作为阻挡层的的材料是 Ti、Ta、TaN、TiN；根据 TSV 的尺寸来选择物理气相沉积（PVD）、化学气相沉积（CVD）或原子层沉积（ALD）法来实现。

金属阻挡层使用 PVD 沉积，如钽和钛。温度要求低是这种方法最大的特点，但是其阶梯覆盖率也低，很容易产生较高纵横比（>10:1）的TSV[6]。沉积较厚的金属阻挡层可以克服阶梯覆盖低的缺点，但会使生产成本变高。TiN 或 TiN 阻挡层可以用化学气相沉积法沉积，具有均匀性好的优点、但需要较高的加工温度。

在下面的过程中，铜种子通常采用物理气相沉积法沉积在 TSV 中。在 IMEC 研究中[7]，采用 ALD 法 TiN 作为阻挡层，制造了均匀性约 80%，尺寸 2×30 μm 的 TSV（纵横比 =15）。成本和减少阻挡层和种子层过程的热预算是 TSV 应用中的关键挑战。

在后端工序互联之后用于设备可靠性检测的温度是一个值得关注的问题。采用低温下进行的全湿法对高纵横比的 TSV 的阻挡层和铜种子层实现无电镀沉积，用金纳米粒子（Au NPs）或钯纳米粒子（Pd NPs）作为催化剂[8]实现钴-钨和铜的阻挡层/种子层的无电镀沉积。一个 TSV 不同位置的吸附钯纳米粒子在室温下 3 小时后的形态，如图 3 所示。Pd NPs 沉积均匀地分布在整个尺寸为 2×24 μm 的 TSV 中，没有观察到钯结块。尽管全湿法阻挡层和种子层在较低温度下有较好的阶梯覆盖率，但它的可靠性还需要更多的实验来证明。

3.4 TSV 填充

TSV 填充电镀铜有三种方法：共形电镀[9,10]，自下而上的密封凸点电镀[11,12]，和超共形电镀[13]。电镀方法是以各种三维集成应用为基础的。总的来说，TSV 的结构是深度在 10 到 200μm 之前的典型的圆柱形孔。TSV 的深度取决于芯片或晶圆键合时的所需厚度，而 TSV 纵横比的大小则由介电膜、阻挡层和种子层和填充过程决定的。

3.4.1 共形电镀

共形度铜与晶圆级芯片规模封装中线路镀铜相似。以 CIS 应用作为一个例子，它的主要过程包括硅的深反应离子刻蚀到 CMOS 金属层，通孔的氧化物隔离，阻挡层和种子层 PVD 沉积，最后对 RDL[14]共形镀铜。在抗蚀剂掩模中铜厚 5～10μm[9]。然而，由于铜种子层的不连续性，仅有纵横比为 3 的 TSV 得以应用。

3.4.2 自下而上密封凸点电镀

TSV 自下而上密封凸点电镀法的一个优点是能够有效避免通孔填充过程中产生空隙[15,16]。此外，自下而上填充法适合后通孔工艺。它通常需要在底部的铜种子层的临时键合或粘贴技术来完成填充过程。载体晶圆的去除会带来额外的花费和可靠性问题，因此图 4 展示了一种新型的 TSV 自下而上密封凸点电镀铜填充法。该工艺流程为：（1）TSV 刻蚀，（2）减薄，（3）氧化隔离，（4）种子层沉积，（5）光刻胶标记，（6）制造密封凸点，（7）TSV 凸点电镀，（8）最终刻蚀。扫描电镜、光学显微镜和 X 射线分析都能观察到，自下而上填充法不会产生缺陷。如图 5 所示，（a）干法刻蚀的 25 μm TSV 剖面；（b）TSV 填充之前的密封凸点制造；（c）X 射线下观察的 TSV 无缝填充；（d）黑色的点是 TSV，白色区域是 SiO2，灰色的是金属线；（e）两侧有铜凸点的 TSV 截面；（f）带有铜凸点的最终 TSV 结构[12]。用一步电镀法制作 TSV 和凸点结构来简化工艺流程，使其适用于三维集成方案中的后通孔方法。

3.4.3 超共形电镀

超共形电镀铜填充的适用尺寸有较大的范围，从镶嵌尺寸到用于应用设备的较大尺寸。通过 X 射线观测到铜覆盖层和阻挡层用 CMP 去除后，TSV 中没有缝隙。

图 6 [17]显示了 TSV 填充的原理，包括电镀方法的特点和有机添加剂的性能[17]。图中，（a）未优化直流电镀；（b）附加过程；（c）PPR 电流波形法。由于标准直流电镀中的夹断问题，电镀方法的选择是 TSV 填充的一个关键因素，如图 6a 所示。图 6b 展示了添加剂沉积的结果。电镀方法的确定时用到了四个重要参数，包括反向脉冲时间（TR），目前暂停时间（TOFF），正向脉冲时间（Tf），和相应的电流密度（JF，Jr）常数，如图 6C 所示[18,19]。

此外，三步 PPR 电流波形法减少了铜填充时间和 TSV 填充[20,21]的缺陷。然而，由于使用可以减少通孔侧壁铜离子的脉冲反向电流，填充高纵横比的 TSV 需要很长的时间。因此，三维集成中缩短 TSV 填充时间是很有必要的。提高充填效率的优化方法有多种，包括阳极位置优化，多级 TSV 填充，电镀电流密度优化[22]。

最后，使用 CMP 来去除晶片表面的铜覆盖层和阻挡层。总的来说，这项技术需要两个步骤。第一步是去除通孔填充后的厚的铜凹坑或凹槽，到阻挡层停止。第二步是去除阻挡层，到绝缘层停止。选择不同的浆料来实现隔离，避免凹陷和侵蚀[23]。

3.5 TSV铜暴露

另一个关键步骤是由于铜材料和硅衬底之间热膨胀系数不匹配[24，25]带来的 TSV 挤压或 TSV 凸点问题。铜的热膨胀系数为 17.6 ppm／℃，高于硅的 2.6 ppm／℃，引起电介质层开裂和分层等可靠性问题。通过对一系列不同条件下退火工艺的实验，得出了退火工艺的影响。Cu 从退火温度在 350 ℃ 开始凸起，一直到 450 ℃。铜的突出现象，有两种可能的机制。第一个机制是在退火过程中垂直扩展的铜材料塑性变形。第二种机制是由于当 TSV 中应力分布不均匀引起的扩散蠕变[26]。通过对电镀工艺之后的 TSV 进行适当的预退火处理来减少硅应力是很有必要的，然后，用 CMP 去除多余铜。

4  结语

本文综述了三维集成中各种 TSV 制造技术，包括工艺的发展，铜的填充方法的各种应用，和电介质层，阻挡层，铜种子层的应用克服了硅侧壁粗糙，利用高纵横比的 TSV 的湿法工艺解决了铜种子的不连续性问题。TSV 的铜填充有三种电镀方法：共形电镀、用于无缝填充的自下而上的密封凸点填充、用于转接板和设备应用的超共形电镀。此外，还介绍了 TSV 的空隙也可能导致电气故障和可靠性问题，和它的根本原因。同时，也对用于三维集成的 TSV 关键技术作出了展望，拥有着小外形、高密度、低成本诸多优势的它具有非常广阔的应用前景。