例1:一位二进制计数加七段译码电路AHDL设计如下,该设计中调用了老功能模块”4count”和七段译码器设计文件7segment.tdf。
设计源文件:
FUNCTION 4count(clk,clrn,setn,ldn,cin,dnup,d,c,b,a) %库中有此模块%
RETURNS(qd,qc,qb,qa,cout);
FUNCTION 7segment(i3,i2,i1,i0) %见前面的例题%
RETURNS(g,f,e,d,c,b,a);
SUBDESIGN 4cnt7s
(
clk,dnup :INPUT;
sa,sb,sc,sd,se,sf,sg,out,xs[3..0] :OUTPUT;
)
VARIABLE
counter : 4count;
decoder : 7segment;
BEGIN
counter.clk =clk;
counter.dnup =dnup;
decoder.i[3..0]=counter.(qd,qc,qb,qa);
xs[]=counter.(qd,qc,qb,qa);
(sg,sf,se,sd,sc,sb,sa)=decoder.(g,f,e,d,c,b,a);
out=counter.cout;
END;
该设计的仿真结果见图3.7.1。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !