行芯科技揭示先进工艺3DIC Signoff破局之道

在当下3DIC技术作为提升芯片性能和集成度的重要路径，正面临着诸多挑战，尤其是Signoff环节的复杂性问题尤为突出。此前，6月6日至8日，由中国科学院空天信息创新研究院主办的“第四届电子与信息前沿学术会议”上，行芯科技CEO贺青博士基于最近与Top设计公司合作成功流片的先进工艺3DIC项目经验，发表了题为《面向3DIC的Signoff挑战与行芯科技创新策略》的演讲，为行业带来了深刻的技术洞察。

贺青博士在演讲中指出，Face-to-Face等先进堆叠形式虽能显著提升芯片性能，但也使得Signoff技术难度呈指数级增长。3DIC Signoff不仅涉及物理验证及签核的复杂流程，还需应对复合Die引起的Coupling RC、SI、PI等新难题，以及电、热、力等多物理耦合带来的新挑战。

为了应对挑战，行芯科技自研了业内首个多Die并行提取Face-to-Face晶圆堆栈设计中的寄生参数解决方案。通过高精度的跨层芯片电容提取与网表仿真验证，确保3DIC芯片在Signoff环节的数据基石，并从SI、PI、Power、Thermal等多维度为3DIC设计提供全方位签核验证。同时，行芯科技将电源网络设计、功耗分析等环节前置践行3DIC Shift Left设计方法学，进一步提升芯片设计的效率与准确性。 

在EDA断供的背景下，行芯科技将继续与学术界的专家学者保持紧密合作，共同推动我国集成电路产业的技术自主创新与自主可控发展。