聊聊倒装芯片凸点（Bump）制作的发展史

 

倒装芯片（Flip Chip）中的凸点（Bump）是实现芯片与基板/封装体电气互连的核心结构，其替代传统引线键合的关键在于缩短信号路径、提升I/O密度和散热效率。下面作为微电子和半导体焊料厂家，傲牛科技工程师尝试从焊料厂家的视角，从凸点（Bump）制作的工艺、材料、设备、演变历程及未来趋势展开详细解析：

 

一、Bump 的制作工艺

凸点制作需经历底部金属化（UBM，Under Bump Metallurgy）和凸点成型两大核心步骤，具体工艺因精度、成本和材料需求分为以下几类：

 

1. 底部金属化（UBM）工艺

 

UBM是连接芯片Pad与凸点的过渡层，其作用包括：增强凸点与芯片表面的附着力、阻止凸点材料与芯片金属（如 Al）之间的扩散、提供良好的导电性等。常见制作工艺包括：

 

溅射（Sputtering）：在真空环境中通过离子轰击靶材，将金属（如 Ti/Cu/Ni/Au）沉积到芯片表面，形成多层薄膜（如 Ti（粘附层）+ Cu（扩散阻挡层）+ Au（抗氧化层））。适合高精度、小尺寸凸点，是目前主流工艺。

 

蒸发（Evaporation）：通过加热使金属（如 Cr/Au）蒸发并沉积到芯片表面，工艺简单但膜层均匀性较差，多用于早期低精度场景。

 

化学镀（Electroless Plating）：无需通电，通过化学反应在芯片Pad表面沉积Ni/Au层，成本低但厚度控制精度差，适合中低端产品。

 

2. 凸点成型工艺

 

根据材料和精度需求，凸点成型工艺主要分为以下 5 类：

工艺类型	核心步骤	精度（间距）	优势	劣势	适用场景
电镀法	光刻定义凸点图形→电镀金属（Cu/SnAgCu 等）→去胶→刻蚀 UBM 多余部分	10-50μm	精度高、一致性好、适合大批量	光刻成本高、工艺复杂	高端芯片（CPU/GPU/5G 芯片）
蒸发法	真空蒸发金属（如 Au/Sn）→通过掩膜板定义凸点形状	50-200μm	工艺简单、无光刻步骤	凸点高度均匀性差、成本高	早期军用 / 航天芯片
焊膏印刷法	用钢网将焊膏（SnAgCu 等）印刷到 UBM 上→回流焊使焊膏熔融成型	50-300μm	成本低、效率高	精度低、不适合小间距	消费电子（如手机电源芯片）
球焊法	用金丝球焊机在 Pad 上形成金球→热压使金球变形→镀 Sn 层（形成 Au-Sn 合金）	100-500μm	设备兼容性强、适合中小批量	凸点高度一致性差	汽车电子（低 I/O 密度场景）
电镀 - 回流法	电镀 Cu 核→电镀 Sn 层→回流焊使 Sn 层熔融包裹 Cu 核（形成核壳结构）	10-30μm	结合 Cu 的高导电与 Sn 的焊接性	工艺步骤多	高密度互连（如 HBM 封装）

二、Bump的材料体系

凸点材料需满足导电性、焊接性、机械强度和可靠性（抗热循环、抗腐蚀）要求，核心材料分为以下几类：

 

1. 凸点主体材料

 

锡基合金（无铅为主）：SnAgCu（最主流，熔点 217℃）、SnBi（低温，熔点 138℃，适合不耐高温芯片）、SnCu（成本低，熔点 227℃）。优势是焊接性好、工艺成熟，缺点是导电率低于Cu/Au，且易产生电迁移。

 

铜（Cu）：导电率高（约58×10⁶ S/m）、成本低于Au，适合高电流场景。但表面易氧化，需镀层保护（如Sn、Ni/Au），形成“Cu核+镀层”的核壳结构。

 

金（Au）：可靠性极高（抗腐蚀、抗迁移），但成本昂贵，仅用于高端军工、航天芯片（如Au-Sn共晶合金，熔点280℃）。

 

其他材料：银（Ag）导电性优异但易迁移；镍（Ni）作为阻挡层，常与Au结合形成Ni/Au凸点（适合金丝键合转倒装场景）。

 

2. UBM 材料

 

UBM 通常为多层结构，典型组合包括：

 

Ti（粘附层，增强与芯片SiO₂的结合）+ Cu（扩散阻挡层+导电层）+ Au（抗氧化层）：适合Cu凸点或锡基凸点。

 

Cr（粘附层）+ Au（导电+抗氧化）：适合Au凸点，成本高但可靠性强。

 

Ni（扩散阻挡层）+ Au（抗氧化层）：适合化学镀工艺，用于中低端锡基凸点。

 

三、Bump 制作的核心设备

 

不同工艺对应的关键设备如下：

工艺环节	核心设备	技术要求
UBM 制备	磁控溅射机	薄膜厚度均匀性 ±5%，台阶覆盖率＞80%（适应芯片表面不平坦区域）
光刻（电镀法）	步进光刻机 / 纳米压印设备	最小线宽＜5μm（对应凸点间距 10μm 以下），套刻精度 ±1μm
电镀	电镀槽（含搅拌、温控系统）	电流密度均匀性 ±3%，避免凸点顶部 “尖化” 或 “凹陷”
焊膏印刷	高精度丝网印刷机	钢网开孔精度 ±2μm，焊膏转移率＞90%
回流焊	热风回流炉 / 激光回流炉	温度曲线控制精度 ±1℃（防止凸点氧化或芯片损伤），氮气氛围（氧含量＜50ppm）
检测	3D 光学轮廓仪、X 射线检测仪	可检测凸点高度（±0.5μm）、直径（±1μm）及内部空洞（分辨率＞5μm）

四、Bump 技术的演变历程

凸点技术的发展始终围绕 “更小间距、更高密度、更低成本、更高可靠性” 展开，可分为4个阶段：

 

1. 起步阶段（1960s-1990s）：金凸点主导

 

1960 年代，IBM首次提出倒装芯片概念，采用蒸发法制备Au凸点，间距＞200μm，主要用于大型计算机。特点：可靠性高但成本昂贵，凸点尺寸大（直径50-100μm），I/O密度低（＜1000个）。

 

2. 发展阶段（1990s-2010s）：锡基凸点与电镀法普及

 

1990 年代，无铅化趋势推动SnPb（后转向SnAgCu）凸点替代Au凸点，电镀法逐渐成为主流，实现间距50-100μm。

2000 年代，手机、电脑等消费电子推动I/O密度提升，Cu核-Sn壳凸点出现，平衡导电性与焊接性，间距缩小至30-50μm。

 

3. 精进阶段（2010s-2020s）：小间距与异构集成

 

随着移动终端和AI芯片对高密度互连的需求，凸点间距突破20μm，电镀Cu凸点结合混合键合（Hybrid Bonding） 技术出现（如台积电CoWoS、英特尔 Foveros）。2015年后，HBM内存堆叠推动凸点向“微凸块（Micro Bump）” 演进，间距达10-15μm，单芯片I/O数量突破10万。

 

4. 创新阶段（2020s 至今）：超小间距与键合融合

 

凸点间距进入10μm以下，部分场景开始用Cu-Cu直接键合替代传统凸点（无需焊料），如三星X-Cube技术的混合键合，间距达1-5μm。核壳结构凸点（如Cu-Sn、Cu-Ni-Sn）成为主流，兼顾高导电、低电阻和可靠性。

 

五、未来发展趋势

1. 间距持续缩小，向“无凸点”演进

短期（2023-2027）：凸点间距从当前10μm缩小至5μm，依赖高精度电镀和纳米压印光刻技术。

长期：Cu-Cu直接键合将逐步替代传统凸点，实现1μm以下间距（如台积电3D Fabric技术），信号传输延迟降低50%以上。

 

2. 材料与结构创新

新型核壳结构：如Cu-Ag核壳（高导电+抗迁移）、Cu-SnBi（低温焊接，适配异质集成）。

自修复材料：在凸点中引入形状记忆合金（如NiTi），通过热循环自动修复微裂纹，提升汽车电子等场景的可靠性。

 

3. 工艺与设备升级

无光刻工艺：采用纳米压印、自组装技术替代传统光刻，降低小间距凸点的成本（预计成本下降 30%）。

原子层沉积（ALD）：用于 UBM 的超薄阻挡层（厚度＜10nm），抑制金属扩散，提升长期可靠性。

 

4. 与3D集成深度融合

凸点将与 TSV（硅通孔）、RDL（重新布线层）协同，实现“芯片-芯片”、“芯片-基板”的立体互连，支撑存算一体、光电共封装（CPO）等新兴架构。

 

凸点技术是倒装芯片的“神经末梢”，其从金凸点到Cu-Cu键合的演变，推动了芯片从平面互连向3D集成的跨越。未来，随着间距缩小至亚微米级、材料与工艺的深度创新，凸点将成为支撑异构集成、高带宽芯片的核心技术，在AI、5G、汽车电子等领域发挥关键作用。