‌CDCUN1208LP 2:8扇出缓冲器技术文档总结

描述

该CDCUN1208LP是一个2:8扇出缓冲器,具有宽工作电源范围、两个通用差分/单端输入以及带边沿速率控制的通用输出(HCSL、LVDS或LVCMOS)。时钟缓冲器支持 PCIe Gen1、Gen2 和 Gen3。其中一个器件输入包括一个分频器,提供 /1、/2、/4 或 /8 的分频值。该CDCUN1208LP采用 32 引脚 QFN 封装,可减少解决方案尺寸。该设备灵活且易于使用。某些引脚的状态决定了上电时的设备配置。或者,CDCUN1208LP提供SPI/I^2^主机处理器控制设备设置的 C 端口。该CDCUN1208LP具有出色的附加抖动性能和低功耗。输出部分包括四个专用电源引脚,支持来自不同电源域的输出端口运行。这提供了在不同 LVCMOS 电平上切换的器件时钟的能力,而无需外部逻辑电平转换电路。
*附件:cdcun1208lp.pdf

特性

  • 支持 PCIe Gen1、Gen2、Gen3
  • 配置选项(通过引脚或SPI/I^2^C):
    • 输入类型(HCSL、LVDS、LVCMOS)
    • 输出类型(HCSL、LVDS、LVCMOS)
    • 信号边沿速率(慢、中、快)
    • 时钟输入分频值 (/1、/2、/4、/8) – 仅 IN2
  • 低功耗和电源管理功能,包括1.8V工作和输出使能控制
  • 集成稳压器可改善 PSNR
  • 优异的加法抖动性能
    • 200 fs RMS(10 kHz 至 20 MHz),100 MHz 时的
      LVDS
    • 160 fs RMS(10 kHz 至 20 MHz),100 MHz 时的
      HCSL
  • 最大工作频率:
    • 差分模式:高达 400 MHz
    • LVCMOS 模式:高达 250 MHz
  • ESD 保护超过 2 kV HBM、500 V CDM
  • 工业温度范围(–40°C 至 85°C)
  • 宽电源范围(1.8 V、2.5 V 或 3.3 V)

参数
PCIe

方框图

PCIe
1. 产品概述
CDCUN1208LP是德州仪器(TI)推出的一款低功耗2:8扇出缓冲器,支持PCIe Gen1/2/3协议,具有通用输入(HCSL/LVDS/LVCMOS)和输出配置。核心特性包括:

  • 输入灵活性‌:2个通用差分/单端输入,支持HCSL、LVDS、LVCMOS信号类型,输入频率范围0.008-400 MHz(差分模式)或0.008-250 MHz(单端模式)。
  • 输出配置‌:8路输出可独立配置为HCSL、LVDS或LVCMOS,支持边缘速率控制(慢/中/快),输出频率最高400 MHz(差分)或250 MHz(LVCMOS)。
  • 低功耗设计‌:1.8V/2.5V/3.3V宽电源范围,集成电压调节器优化电源噪声抑制(PSNR)。
  • 低抖动性能‌:LVDS模式下100 MHz时附加抖动仅200 fs RMS,HCSL模式下160 fs RMS。

2. 关键特性

  • 时钟分频‌:IN2输入支持/1、/2、/4、/8分频(通过引脚或SPI/I2C配置)。
  • 智能输入多路复用器‌:支持自动切换优先级(IN1为默认主输入),切换时提供无毛刺过渡。
  • 输出控制‌:支持全局使能(OE引脚)或通过SPI/I2C独立控制每路输出。
  • 工业级温度范围‌:-40°C至85°C。

3. 应用场景

  • 通信与计算系统
  • 工业自动化控制
  • 医疗成像设备
  • 专业音视频及数字标牌
  • 电机驱动

4. 封装与引脚

  • 封装‌:32引脚VQFN(5mm×5mm),带散热焊盘。
  • 引脚功能‌:
    • 核心电源(VDD,引脚5)需优先或与输出电源(VDDOx)同步上电。
    • 配置引脚(如MODE、ERC、OTTP)决定工作模式(引脚控制或SPI/I2C主机控制)。

5. 技术参数

  • 电源要求‌:VDD与VDDOx可独立供电(1.8V/2.5V/3.3V),支持混合电压输出。
  • 时序特性‌:输出使能至稳定时钟时间20 µs(LVDS),传播延迟3.8-6.8 ns(取决于输出模式)。
  • ESD保护‌:超过2 kV HBM、500 V CDM。

6. 设计支持

  • 布局建议‌:缩短电源去耦电容走线,散热焊盘需通过过孔阵列接地。
  • 参考设计‌:提供PCIe时钟分发方案(如搭配CDCM9102使用),包含终端电阻配置示例。

7. 文档与支持

  • 包含完整寄存器映射(SPI/I2C可编程)、时序图及典型应用曲线(如相位噪声测试结果)。
  • 支持通过TI官网获取更新通知和技术社区(E2E)资源。

该文档为硬件工程师提供从选型到布局的全流程设计指导,适用于高精度时钟分配需求场景。

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分