CDCEL913-Q1 汽车目录可编程 1-PLL VCXO 时钟合成器技术手册

CDCE913-Q1 和 CDCEL913-Q1 器件是基于锁相环 （PLL） 的模块化可编程时钟合成器。这些器件提供灵活且可编程的选项，例如输出时钟、输入信号和控制引脚，以便用户可以根据自己的规格配置 CDCE913-Q1 和 CDCEL913-Q1。

CDCE913-Q1 和 CDCEL913-Q1 从单个输入频率生成多达三个输出时钟，以节省电路板空间和成本。此外，通过多个输出，时钟发生器可以用一个时钟发生器替换多个晶体。这使得该设备非常适合 ADAS 中信息娱乐和摄像头系统中的主机和远程信息处理应用，因为这些平台正在发展成为更小、更具成本效益的系统。
*附件：cdcel913-q1.pdf

此外，每个输出都可以通过集成的可配置PLL在系统内针对高达230MHz的任何时钟频率进行编程。PLL 还支持具有可编程下和中心扩展的扩频时钟 （SSC）。这提供了更好的电磁干扰 （EMI） 性能，使客户能够通过 CISPR-25 等行业标准。

频率编程和SSC的定制可通过三个用户定义的控制引脚进行访问。这样就无需使用额外的接口来控制时钟。还可以根据用户的需求定义特定的上电和断电序列。

特性

• 符合汽车应用标准
• AEC-Q100 符合以下标准：
  • 设备温度等级
    • 1 级 对于 CDCE913-Q1：–40°C 至 +125°C 环境工作温度
    • 3 级 对于 CDCEL913-Q1：–40°C 至 +85°C 环境工作温度
  • 设备 HBM ESD 分类等级 H2
  • 设备 CDM ESD 分类等级 C6
• 功能安全功能
  • 可用于帮助功能安全系统设计的文档
• 系统内可编程性和EEPROM
  • 串行可编程易失性寄存器
  • 用于存储客户设置的非易失性EEPROM
• 灵活的输入时钟概念
  • 外部晶体：8MHz至32MHz
  • 片上VCXO：拉动范围±150ppm
  • 单端LVCMOS，频率高达160MHz
• 自由选择高达 230MHz 的输出频率
• 低噪声PLL内核
  • 集成 PLL 回路滤波器组件
  • 低周期抖动（典型值 50ps）
• 独立的输出电源引脚：
  • CDCE913-Q1：3.3V 和 2.5V
  • CDCEL913-Q1：1.8V
• 灵活的时钟驱动器
  • 三个用户可定义的控制输入 [S0、S1、S2]，例如 SSC 选择、频率切换、输出使能或断电
  • 为视频、音频、USB、IEEE1394、RFID、蓝牙、WLAN、以太网和 GPS 生成高精度时钟
  • 生成与 TI-DaVinci™、OMAP™ 和 DSP 一起使用的通用时钟频率
  • 可编程 SSC 调制
  • 支持 0-PPM 时钟生成
• 1.8V器件电源
• 采用 TSSOP 封装
• 用于轻松进行 PLL 设计和编程的开发和编程套件 （TI Pro-Clock™）

参数

方框图

‌1. 产品概述‌
CDCE913-Q1和CDCEL913-Q1是德州仪器（TI）推出的汽车级可编程时钟合成器，基于PLL（锁相环）技术，支持1.8V、2.5V和3.3V输出。

• ‌关键特性‌：
  • 符合AEC-Q100汽车级认证（CDCE913-Q1支持-40°C至+125°C，CDCEL913-Q1支持-40°C至+85°C）。
  • 集成EEPROM，支持用户自定义配置存储。
  • 输入支持外部晶体（8MHz至32MHz）或LVCMOS时钟信号（最高160MHz）。
  • 输出频率可编程至230MHz，支持三路独立输出。
  • 低抖动性能（典型值50ps），集成PLL环路滤波器。

‌2. 应用场景‌

• 汽车电子：仪表盘、信息娱乐系统、导航、高级驾驶辅助系统（ADAS）。
• 通信与接口：USB、以太网、蓝牙、WLAN、GPS等时钟生成。

‌3. 功能模块‌

• ‌输入模块‌：支持晶体振荡器、VCXO（压控晶体振荡器）或LVCMOS输入。
• ‌PLL核心‌：
  • 支持分数分频，灵活生成目标频率。
  • 可选扩频时钟（SSC），降低EMI干扰（中心扩展±2%或向下扩展-2%）。
• ‌输出模块‌：三路LVCMOS输出，每路可独立配置频率、使能状态（高阻、低电平或激活）。

‌4. 控制与编程‌

• ‌控制引脚‌：S0、S1/SDA、S2/SCL支持多模式配置（如频率切换、SSC选择、输出使能）。
• ‌I2C接口‌：通过标准或快速模式（最高400kHz）编程寄存器，支持字节/块读写操作。
• ‌EEPROM‌：保存用户配置，支持1000次编程循环，数据保留10年。

‌5. 电气特性‌

• 工作电压：VDD（1.8V）、VDDOUT（CDCE913-Q1: 2.5V/3.3V；CDCEL913-Q1: 1.8V）。
• 功耗：典型值11mA（PLL激活），30µA（待机模式）。
• 抖动性能：周期抖动典型50ps（PLL模式）。

‌6. 封装与布局‌

• 14引脚TSSOP封装（5mm×6.4mm）。
• 布局建议：晶体靠近芯片放置，避免电源层干扰，输出端串联终端电阻。

‌7. 典型应用设计‌

• ‌扩频时钟配置‌：通过SSC降低EMI，例如±1%中心扩展可满足55dBµV标准。
• ‌频率规划‌：通过PLL分频比（M/N）和输出分频（Pdiv）实现目标频率（如27MHz输入→108MHz输出）。

‌8. 安全与可靠性‌

• ESD防护：HBM 2000V，CDM 1000V。
• 功能安全：提供文档支持系统级安全设计。

‌文档结构‌
包含特性、引脚定义、电气参数、寄存器映射（如控制终端配置、PLL设置）、应用示例及机械封装信息，完整覆盖设计、编程与测试需求。