搜索内容
登录
锁相环
35人关注
phase locked loop，是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路，主要有VCO（压控振荡器）和PLL IC （锁相环集成电路）。。
...展开
358
文章
14
视频
340
帖子
88266
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
产品
HMC439QS16G/439QS16GE数字鉴相鉴频器，采用SMT封装技术手册
2025-04-17
50阅读
锁相环是什么意思
2025-02-03
820阅读
数字锁相环:二阶环的FPGA实现
2025-01-14
360阅读
可编程晶振的锁相环原理
2025-01-08
381阅读
基于锁相环法的载波提取方案
2025-01-07
98阅读
鉴相器和电荷泵的结构设计及优化
2025-01-02
2477阅读
可编程晶振的关键技术——锁相环原理讲解
2024-12-30
507阅读
基于滑模观测器和锁相环的无轴承感应电机无速度传感器控制
2024-12-19
227阅读
锁相环PLL的噪声分析与优化 锁相环PLL与相位噪声的关系
2024-11-06
2898阅读
锁相环PLL的常见故障及解决方案
2024-11-06
1597阅读
锁相环PLL在无线电中的应用 锁相环PLL与模拟电路的结合
2024-11-06
635阅读
锁相环PLL与频率合成器的区别
2024-11-06
1020阅读
锁相环PLL技术在通信中的应用
2024-11-06
1361阅读
锁相环PLL的工作原理 锁相环PLL应用领域
2024-11-06
2290阅读
配置和优化DAC348x的片内PLL
2024-10-18
150阅读
将 Hercules 锁相环(PLL)咨询SSWFO21#45的影响降至最低
2024-09-13
168阅读
中微爱芯音调解码器AiP567产品概述
2024-09-11
544阅读
CDC2510C锁相环时钟驱动器数据表
2024-08-23
174阅读
CDC509高性能、低偏斜、低抖动、锁相环(PLL)时钟驱动器数据表
2024-08-23
195阅读
CDCVF2510A锁相环(PLL)时钟驱动器数据表
2024-08-22
201阅读
上一页
1
/
30
下一页
相关推荐
更多 >
IOT(3274)
海思(443)
STM32F103C8T6(68)
数字隔离(58)
硬件工程师(203)
wifi模块(271)
MPU6050(72)
74ls74(5)
Protues(15)
UHD(39)
STC12C5A60S2(59)
×
20
完善资料，
赚取积分
下载APP
搜索内容
