adc3683-sep技术手册

ADC3683-xEP 使用串行 LVDS （SLVDS） 接口输出数据，从而最大限度地减少数字互连的数量。该器件支持双通道、单通道和半通道选项。该器件采用 40 引脚 QFN 封装 （5 mm x 5 mm），支持 -55 至 +105⁰C 的扩展温度范围
*附件：adc3683-sep.pdf

特性

• 耐辐射（仅限 -SEP）：
  • 单事件闩锁 （SEL） 免疫高达 LET = 43 MeV-cm2/mg
  • 单事件功能中断 （SEFI） 表征高达 LET = 43 MeV-cm2/mg
  • 总电离剂量 （TID）：30 krad（Si）
• 增强型产品（-EP 和 -SEP）：
  • 符合 ASTM E595 释气规范
  • 供应商物料图纸 （VID）
  • 温度范围：–55°C 至 105°C
  • 一个制造、组装和测试站点
  • 金键合丝，NiPdAu 引线表面处理
  • 晶圆批次可追溯性
  • 延长产品生命周期
• 双通道、65 MSPS ADC
• 18 位分辨率（无遗漏代码）
• 本底噪声：-160 dBFS/Hz
• 低功耗 94 mW/ch（65MSPS 时）
• 延迟：1-2 个时钟周期
• INL：±7，DNL：±0.7 LSB（典型值）
• 参考选项：外部或内部
• 片上 DSP（可选/可旁路）
  • 抽取 2、4、8、16、32
  • 32 位 NCO
• 串行LVDS数字接口（2线、1线和1/2线）
• 小尺寸：40-QFN （5x5 mm） 封装
• 频谱性能 （fIN = 5MHz）：
  • 信噪比：83.8dBFS
  • SFDR：89dBc HD2、HD3
  • SFDR：101dBFS 最差支线

参数

方框图

一、产品基础信息与核心差异对比

ADC3683-SEP 与 ADC3683-EP 同属 ADC3683-xEP 系列，核心架构均为 18 位双通道 65MSPS ADC，共享低功耗、高动态范围等特性，主要差异集中在抗辐射能力与应用场景，具体参数对比如下：

参数分类	参数名称	ADC3683-SEP（抗辐射型）	ADC3683-EP（增强型）	系列共同特性
基础性能	最大采样速率	65MSPS / 通道	65MSPS / 通道	1. 18 位分辨率无失码，INL±7LSB（典型值）、DNL±0.7LSB（典型值），全温度范围（-55°C 至 105°C）INL 最大 ±19LSB2. 低噪声性能：噪声谱密度 - 160dBFS/Hz，fIN=5MHz 时 SNR 典型 83.8dBFS，THD 典型 - 88dBc，无杂散动态范围（SFDR）89dBc3. 宽输入特性：差分输入满量程 3.2Vpp，共模电压 0.9-1.0V（典型 0.95V），模拟输入带宽 200MHz（-3dB）4. 集成功能：内置 32 位 NCO 的数字下变频器（DDC），支持 2/4/8/16/32 倍抽取；串行 LVDS 接口（2 路 / 1 路 / 1/2 路输出），数据速率最高 1Gbps5. 低功耗设计：65MSPS 时每通道功耗 94mW，支持多档位掉电模式，掉电时 AVDD 电流降至 0.2-2mA6. 快速响应： latency 低至 1-2 个时钟周期，唤醒时间最短 1.7μs（外部基准 + 差分时钟）
基础性能	典型总功耗（65MSPS）	187-232mW（2 路模式）	187-232mW（2 路模式）
抗辐射能力	单粒子锁定（SEL）	免疫，LET=43MeV-cm²/mg	无
抗辐射能力	单粒子功能中断（SEFI）	LET=43MeV-cm²/mg	无
抗辐射能力	总电离剂量（TID）	30krad(Si)	无
环境适应性	工作温度范围	-55°C 至 105°C	-55°C 至 105°C
环境适应性	_outgassing 特性	符合 ASTM E595 标准	符合 ASTM E595 标准
电源与电流	AVDD（1.8V）电流（65MSPS）	63-82mA	63-82mA
电源与电流	IOVDD（1.8V）电流（65MSPS）	41-47mA（2 路模式）	41-47mA（2 路模式）

二、关键功能特性详解

1. 模拟输入与信号调理

1.1 输入特性与保护

• 输入范围与阻抗 ：差分输入满量程 3.2Vpp，支持 AC/DC 耦合，输入共模电压需匹配 VCM 引脚（0.95V）；差分输入电阻 8kΩ（100kHz 时），输入电容 7pF（100kHz 时），等效输入网络含采样开关与寄生电容（如图 7-1 所示），适配高频信号。
• 线性度与误差 ：增益误差（外部基准）典型 ±2.3% FSR，温度漂移 68ppm/°C；失调误差典型 ±130LSB，温度漂移 ±0.2LSB/°C；转换噪声 5LSB，确保弱信号采集精度。
• 抗混叠与滤波 ：需外部配置采样毛刺滤波器，推荐方案分两种：DC-30MHz 用 180nH 电感 + 100pF 电容，30-70MHz 用 120nH 电感 + 82pF 电容，抑制采样噪声对 SNR 的影响。

1.2 时钟与基准配置

• 时钟输入 ：支持差分 / 单端时钟，差分时钟需 0.5-3.6Vpp 差分电压，共模电压 0.9V；单端时钟需 DC 耦合至 0.9V 中心电压，未使用时钟引脚需 AC 耦合接地；时钟抖动敏感，外部时钟抖动 100fs 时，fIN=20MHz 的 SNR 仍达 83.6dBFS。
• 基准配置 ：支持三种基准模式：
  • 内部基准：1.6V（由 1.2V 带隙基准经增益缓冲生成），需在 VREF 引脚外接 10μF+0.1μF 去耦电容，输出阻抗 8Ω。
  • 外部 1.6V 基准：直接接入 VREF 引脚，负载电流 1mA，适配高精度场景。
  • 外部 1.2V 基准：接入 REFBUF/CTRL 引脚，经内部增益缓冲至 1.6V，负载电流 < 100μA，降低外部基准功耗。

2. 数字信号处理与接口功能

2.1 数字下变频器（DDC）

• 核心构成 ：集成 32 位 NCO 与数字混频器，支持实抽取（低通滤波，无混频）与复抽取（混频 + 低通滤波），抽取倍数 2/4/8/16/32 可选，复抽取时信号幅度衰减 6dB，可通过 6dB 数字增益补偿（寄存器 0x26 配置）。
• NCO 配置 ：NCO 频率范围 ±FS/2，通过 32 位寄存器（0x2A-2D/0x31-34）配置，公式为；支持相位反转（寄存器 0x25 [0]），配置后需触发 MIX_RES（0x26 [5/1]）更新 NCO。
• 滤波特性 ：复抽取时阻带衰减≥85dB，通带带宽约 80% 输出速率；实抽取通带带宽为复抽取的 1/2，适配不同带宽需求的信号采集。

2.2 串行 LVDS 接口

• 接口模式 ：支持三种输出模式，通过寄存器 0x07 配置：
  • 2 路模式：每通道分 2 路输出，65MSPS 时 DCLK=585MHz，数据速率 292.5Mbps / 路。
  • 1 路模式：每通道 1 路输出，65MSPS 时 DCLK=585MHz，数据速率 585Mbps / 路。
  • 1/2 路模式：双通道共享 1 路输出，65MSPS 时 DCLK=1.17GHz，数据速率 1.17Gbps / 路。
• 数据格式 ：18 位结果以 24 位数据包输出（MSB 优先），支持二进制补码（默认）/ 偏移二进制（寄存器 0x8F/0x92 配置），输出分辨率 14-20 位可调（14/16 位截断 LSB，20 位补 0）。
• 同步功能 ：通过 PDN/SYNC 引脚或 SPI（寄存器 0x0E）同步多器件，同步信号需满足 500ps 建立时间与 600ps 保持时间，确保多 ADC 通道对齐。

2.3 特殊功能

• 通道平均 ：开启后将两通道输入信号内部平均（A+B)/2，非相关噪声降低 3dB，需配置 DDC MUX（0x24 [4:3]=11）与通道平均使能（0x24 [5]=1），适配高精度测量场景。
• 数据加扰 ：2 路模式专属功能，通过 XOR 操作随机化数据（寄存器 0x22 [6] 使能），降低地弹噪声对模拟性能的干扰，需重新配置位映射确保每路仅传输样本的一半（如 D0-D8/D9-D17）。
• 测试模式 ：支持固定图案、斜坡图案输出（寄存器 0x14-16 配置），固定图案由 18 位自定义数据（0x14-16）决定，斜坡步长需匹配分辨率（14 位用 0x00010，16 位用 0x00004，18 位用 0x00001）。

3. 抗辐射与可靠性（仅 ADC3683-SEP）

• 单粒子效应 ：单粒子锁定（SEL）免疫，LET 阈值 43MeV-cm²/mg；单粒子功能中断（SEFI）LET 阈值 43MeV-cm²/mg，适应太空辐射环境。
• 总电离剂量 ：耐受 30krad (Si)，器件参数在辐射后仍保持稳定，满足卫星等长寿命航天应用需求。
• 封装与工艺 ：采用 40 引脚 WQFN 封装（5mm×5mm），金键合线、NiPdAu 引脚镀层， wafer 批次可追溯，延长产品生命周期。

三、电气规格详情（典型值，TA=25°C，AVDD=IOVDD=1.8V，外部 1.6V 基准）

3.1 供电与电流特性

参数名称	测试条件	最小值	典型值	最大值	单位
AVDD 电流	65MSPS，外部基准，2 路模式	63	72.5	82	mA
IOVDD 电流	65MSPS，2 路模式	41	44	47	mA
总功耗	65MSPS，外部基准，2 路模式	187	209.5	232	mW
掉电电流（AVDD）	全局掉电，外部基准	0.2	1.1	2	mA
掉电电流（IOVDD）	全局掉电	0.1	1.05	2	mA

3.2 AC 性能指标（fIN=5MHz，-1dBFS 输入）

AC 性能参数	最小值	典型值	最大值	单位
信噪比（SNR）	81.0	83.8	-	dBFS
信号噪声失真比（SINAD）	-	82.7	-	dB
总谐波失真（THD）	80.5	-88	-	dBc
无杂散动态范围（SFDR）	81.5	89	-	dBc
非二次 / 三次谐波 SFDR	90	101	-	dBFS
三阶互调失真（IMD3）	-	-89	-	dBc（f1=10MHz，f2=12MHz）
模拟输入带宽（-3dB）	-	200	-	MHz
孔径延迟	-	0.85	-	ns
孔径抖动	-	180	-	fsRMS

3.3 数字接口电气特性

接口类型	参数名称	测试条件	最小值	典型值	最大值	单位
LVDS 输出	差分输出电压（VOD）	RL=100Ω	500	600	850	mVpp
LVDS 输出	共模电压（VCM）	RL=100Ω	-	1.0	-	V
LVDS 输入（DCLKIN）	差分输入电压（VID）	-	200	350	650	mVpp
LVDS 输入（DCLKIN）	共模电压（VCM）	-	1.0	1.2	1.3	V
SPI 接口（SCLK/SDIO）	低电平输入电压（VIL）	-	-0.3	-	0.4	V
SPI 接口（SCLK/SDIO）	高电平输入电压（VIH）	-	1.4	-	1.8	V
SPI 接口（SDIO 输出）	低电平输出电压（VOL）	IOL=400μA	0	-	0.1	V
SPI 接口（SDIO 输出）	高电平输出电压（VOH）	IOH=-400μA	1.7	-	1.8	V

四、寄存器配置体系

器件含多组寄存器，核心功能通过 SPI 配置，关键寄存器分类如下：

4.1 基础配置寄存器

寄存器地址	寄存器名称	核心功能	关键字段说明
0x00	复位寄存器	器件复位	- RESET（bit0）：1b 时复位所有寄存器，自动清零
0x07	输出接口映射寄存器	接口模式选择	- OP_IF_SEL（bit2-0）：011=2 路，100=1 路，101=1/2 路- OP_IF_EN（bit3）：1b 使能接口模式切换
0x08	掉电控制寄存器	模块掉电	- PDN_GLOBAL（bit0）：1b 使能全局掉电- PDN_A/B（bit2-1）：1b 分别掉电通道 A/B
0x0E	同步与基准控制寄存器	同步与基准选择	- SYNC_PIN_EN（bit7）：1b 将 PDN/SYNC 引脚配置为同步功能- REF_SEL（bit2-1）：00 = 内部基准，01 = 外部 1.2V 基准，10 = 外部 1.6V 基准- SE_CLK_EN（bit0）：1b 使能单端时钟

4.2 DDC 与 NCO 配置寄存器

寄存器地址	寄存器名称	核心功能	关键字段说明
0x24	DDC 使能与通道平均寄存器	DDC 与平均控制	- DDC_EN（bit1）：1b 使能 DDC- CH_AVG_EN（bit5）：1b 使能通道平均- DDC_MUX（bit4-3）：11 = 平均输出至 DDC
0x25	抽取与 NCO 相位寄存器	抽取倍数与 NCO 相位	- DECIMATION（bit6-4）：001=2 倍，101=32 倍- REAL_OUT（bit3）：1b 使能实抽取- MIX_PHASE（bit0）：1b 反转 NCO 相位
0x26	混频增益与 NCO 更新寄存器	增益补偿与 NCO 复位	- MIX_GAIN_A/B（bit7-6/3-2）：10=6dB 增益（复抽取），01=3dB 增益（实抽取）- MIX_RES_A/B（bit5/1）：1b 触发 NCO 相位复位与频率更新
0x2A-2D/0x31-34	NCO 数值寄存器	NCO 频率配置	- NCO_A/B [31:0]：32 位 NCO 数值，决定混频频率

4.3 输出接口与测试模式寄存器

寄存器地址	寄存器名称	核心功能	关键字段说明
0x1B	输出分辨率寄存器	输出分辨率选择	- BIT_MAPPER_RES（bit5-3）：000=18 位，001=16 位，010=14 位- 20B_EN（bit6）：1b 使能 20 位输出
0x14-16	测试模式寄存器	测试图案配置	- TEST_PAT_A/B（bit4-2/7-5）：010 = 斜坡模式，011 = 固定模式- CUSTOM_PAT [17:0]：斜坡步长或固定图案数据
0x22	加扰使能寄存器	数据加扰控制	- SCR_EN（bit6）：1b 使能数据加扰（仅 2 路模式）

五、应用设计与布局建议

5.1 典型应用场景

该系列 ADC 主要面向航天级高精度采集，具体场景包括：

• 卫星光通信载荷 ：接收端高频光信号转换为电信号后，经 ADC 采集，DDC 降速后传输至基带处理。
• 卫星成像载荷 ：多通道图像信号同步采集，通道平均功能提升动态范围，适配弱光成像场景。
• 卫星雷达 / LIDAR ：雷达回波信号采集，高 SFDR 抑制杂散，确保目标探测精度。

5.1.1 频谱分析仪应用方案

• 电路结构 ：单端信号经 THS4541 全差分放大器转换为差分信号，经 180nH+100pF 毛刺滤波器后输入 ADC；时钟采用低抖动差分时钟源（如 CDCE6214），基准选用 REF7016（1.6V）；ADC 输出经 LVDS 传输至 FPGA，DDC 配置为 8 倍复抽取，降低 FPGA 处理速率。
• 关键参数 ：fIN=20MHz 时 SNR=77.6dBFS，SFDR=76dBc，满足中频信号频谱分析需求。

5.2 电源与布局设计要点

5.2.1 电源配置

• 供电体系 ：需两路 1.8V 电源，AVDD 为模拟电路供电（含 ADC、基准），IOVDD 为数字接口供电（LVDS、SPI），无上电顺序要求；推荐供电方案：5-12V 输入经 TPS7H4010-SEP 开关电源降压，再经 TPS73801-SE LDO 稳压至 1.8V，降低电源噪声。
• 去耦配置 ：AVDD、IOVDD 引脚均需并联 10μF+0.1μF 陶瓷电容，靠近引脚布局；VREF 引脚并联 10μF+0.1μF 电容，REFBUF/CTRL 引脚（外部 1.2V 基准时）同样并联 10μF+0.1μF 电容，抑制基准噪声。

5.2.2 PCB 布局准则

• 分区布局 ：模拟部分（AINxP/AINxM、VREF、REFBUF/CTRL）与数字部分（LVDS 接口、SPI）严格分区，模拟路径避免穿越数字区域；时钟路径独立布线，远离电源噪声源。
• 差分对布线 ：模拟输入、时钟输入、LVDS 输出均需 100Ω 差分对布线，长度差≤5mil，减少相位偏移；模拟输入差分对远离时钟差分对，间距≥2 倍线宽，降低串扰。
• 接地处理 ：暴露热焊盘（面积 5.2mm×5.2mm）必须接地，通过过孔连接至内层接地平面；AVDD 与 IOVDD 的接地分别独立，最终单点连接，避免数字噪声串入模拟地。

六、封装与订购信息

6.1 封装规格

• 封装类型 ：40 引脚 WQFN（型号 RSB），尺寸 5mm×5mm，引脚间距 0.5mm，最大高度 0.8mm，暴露热焊盘用于散热，热阻参数：RθJA=30.7°C/W，RθJB=10.5°C/W。
• 焊接要求 ：MSL 等级 3（260°C 峰值回流，168 小时湿敏存储），推荐钢网厚度 0.1mm，热焊盘焊接覆盖率≥75%，确保散热与机械稳定性。