ADS52J90 产品核心信息总结

该ADS52J90是一款低功耗、高性能、16通道模数转换器（ADC）。在10位模式下，每个ADC的转换速率最高可达100 MSPS。当ADC分辨率设置为较高值时，最大转换速率会降低。

该器件可配置为接受8、16或32个输入。在32输入模式下，每个ADC交替采样和转换两个不同的输入，每个输入的有效采样率是ADC转换速率的一半。在8位输入模式下，两个ADC以交错方式转换相同的输入，从而产生两倍于ADC转换速率的有效采样率。ADC设计为根据转换速率扩展其功率。
*附件：ads52j90.pdf

ADC输出经过串行化，并通过低压差分信号（LVDS）接口以及帧时钟和高速比特时钟输出

该器件在 16 输入和 32 输入模式下工作时还具有可选的JESD204B接口。该接口的运行速度高达 5 Gbps。

该ADS52J90采用 9 mm × 15 mm、0.8 mm 间距的 NFBGA-198 封装，额定温度范围为 –40°C 至 +85°C。

特性

• 16通道ADC可配置为转换
  8、16或32个输入
• 10位、12位和14位分辨率模式
• 最大ADC转换率：
  • 10位模式下为100 MSPS
  • 12位模式下为80 MSPS
  • 14位模式下为65 MSPS
• 16 个 ADC 可配置为转换：
  • 8个输入，采样率为
    2倍ADC转换速率
  • 16个输入，采样率为
    1倍ADC转换率
  • 32 个输入，采样率为
    0.5 倍 ADC 转换率
• LVDS输出，具有16X、14X、12X和10X串行化功能
• 5 Gbps JESD 接口：
  • 支持 16 输入和 32 输入模式
  • JESD204B 0、1 和 2 子类
  • 每个 JESD 通道 2、4 或 8 个通道
• 可选数字 I-Q 解调器^(1)^
• 电源：1.2 V、1.8 V
• 2伏聚丙烯差分输入，0.8V 共模
• 差分或单端输入时钟
• 信噪比 （SNR）：
  • 10位模式下为61 dBFS
  • 12位模式下为70 dBFS
  • 14位模式下为73.5 dBFS
• 100 MSPS 时的功率：41 mW/通道
• 封装：NFBGA-198（9 mm × 15 mm）
• 无铅（符合 RoHS 标准）和绿色

参数

ADS52J90 是德州仪器推出的多通道、低功耗、高速模数转换器（ADC），支持 10/12/14 位可编程分辨率，具备 LVDS 和 JESD204B 双输出接口，核心优势为通道灵活配置、低功耗与高信号完整性，适配多通道高速数据采集场景。

核心参数与特性

• 硬件规格 ：16 个 ADC 通道，可配置为 8/16/32 路输入；分辨率对应最大采样率分别为 10 位 100 MSPS、12 位 80 MSPS、14 位 65 MSPS。
• 精度性能 ：SNR 范围 61 dBFS（10 位）~73.5 dBFS（14 位），总谐波失真（THD）低至 -76 dBc，通道间串扰 -80 dBc，支持数字偏移校正、增益调节及高通滤波（HPF）。
• 功耗与封装 ：单通道功耗低至 20.5 mW（32 通道模式），全局掉电模式功耗仅数 mA；采用 198 引脚 NFBGA 封装（9mm×15mm），MSL 等级 3。
• 接口与环境 ：支持 LVDS（最高 1 Gbps）和 JESD204B（最高 5 Gbps，兼容子类 0/1/2）接口，SPI 控制；工作温度 -40°C~+85°C，HBM ESD 等级 ±1000V，CDM 等级 ±250V。

功能与工作模式

• 通道与分辨率配置 ：8 通道模式下双 ADC 交错采样（采样率翻倍），32 通道模式下单 ADC 交替采样两路输入（采样率减半），分辨率通过寄存器可编程切换。
• 输出接口模式 ：LVDS 支持 1X/2X 数据速率与 10/12/14/16 位序列化；JESD204B 仅支持 16/32 通道模式，可配置 2/4/8 通道 / 通道，支持 8b/10b 编码与数据加扰。
• 功耗控制 ：支持全局掉电、快速掉电（待机）及单通道独立掉电模式，掉电时基准源与部分模块自动关闭以降低功耗。
• 数字处理功能 ：内置数字偏移校正（手动 / 自动模式）、0~6 dB 可编程增益（0.2 dB 步进）、数字平均（提升 SNR）、可配置截止频率的 HPF，支持低延迟模式（旁路数字处理模块）。

应用场景

适用于超声成像、便携式仪器、声纳与雷达系统、高速多通道数据采集设备等对通道密度、采样速率和功耗有严格要求的场景。

关键设计要点

• 电源要求 ：需 1.2V（DVDD_1P2）和 1.8V（AVDD_1P8/DVDD_1P8）双电源供电，无固定上电顺序，电源引脚需就近配置 0.1μF~1μF 去耦电容。
• 布局建议 ：模拟地与数字地单点连接，LVDS/JESD 信号线阻抗匹配（LVDS 100Ω、JESD 50Ω），时钟信号远离模拟输入，减少串扰。
• 配置方式 ：通过 24 位 SPI 接口配置寄存器，支持分辨率、通道数、接口模式、数字处理功能等参数设置，支持寄存器读写与软件复位。