ADS62Px9/x8 系列双通道高速模数转换器（ADC）产品手册总结

ADS62Px9/x8 是一系列双通道14位和12位A/D转换器，采样率最高可达250 MSPS。它将高动态性能和低功耗结合在紧凑的64 QFN封装中。这使得它非常适合多载波宽带通信应用。

ADS62Px9/x8 具有增益选项，可用于在较低全尺度输入范围内提升 SFDR 性能。它包含一个直流偏移校正环路，可用于取消ADC偏移。同时提供DDR LVDS（双倍数据速率）和并行CMOS数字输出接口。

它包含内部参考，而传统的参考引脚和相关的解耦电容已被取消。不过，该设备也可以用外部参考驱动。该装置在工业温度范围内（–40°C至85°C）内规范。
*附件：ads62p29.pdf

特性

• 最大采样率：250 MSPS
• 14位分辨率 – ADS62P49/1 ADS62P48
• 12位分辨率 – ADS62P29/ADS62P28
• 总功率：1.25瓦，功率250 MSPS
• 双数据速率（DDR）LVDS和并行CMOS输出选项
• 可编程增益最高可编程6dB，用于信噪比/SFDR权衡
• 直流偏移校正
• 90dB串扰
• 支持输入时钟幅度最低至400 mVPP微分
• 内部与外部参考支持
• 64-QFN封装（9毫米×9毫米）

参数

方框图

一、产品核心概述

ADS62Px9/x8 系列是德州仪器推出的高性能双通道模数转换器家族，包含 14 位（ADS62P49/ADS62P48）与 12 位（ADS62P29/ADS62P28）两个分辨率版本，核心优势为高采样速率、宽信号带宽与灵活的输出接口，适用于多载波宽带通信、雷达、软件无线电（SDR）、高速数据采集等场景。工作温度范围为 –40°C 至 85°C，采用 64 引脚 QFN 封装（9mm×9mm），模拟供电 3.15V3.6V（AVDD）、数字供电 1.7V1.9V（DRVDD），总功耗低至 1.25W（250MSPS 时），支持 DDR LVDS 与并行 CMOS 双输出接口，集成可编程增益、直流偏移校正、多模式电源管理等功能，满足高频信号高精度采集需求。

二、关键特性与规格

1. 核心性能参数

• 分辨率与速率 ：14 位版本（ADS62P49/48）与 12 位版本（ADS62P29/28），采样速率最高 250MSPS（ADS62P49/29）、210MSPS（ADS62P48/28）；积分非线性误差（INL）±5 LSB，差分非线性误差（DNL）±1.3 LSB，保证单调性；偏移误差 ±20 mV，增益误差 ±1% FSR，温度漂移低（偏移漂移 0.02 mV/°C）。
• 动态性能：模拟输入带宽 700 MHz（25Ω 源阻抗），无杂散动态范围（SFDR）最高 89.5 dBc（20MHz 输入），信噪比（SNR）最高 73.4 dBFS，总谐波失真（THD）最低 –88.1 dBc；通道间串扰低至 90 dB，双音互调失真（IMD3）–85 dBFS，动态性能适配高频宽带信号采集。
• 输入与量程：差分输入电压范围 2Vpp（0dB 增益），可编程增益 0dB~6dB（0.5dB 步进），增益提升可优化 SFDR 性能；输入共模电压 1.5V±0.1V，输入差分电阻 > 1MΩ，差分电容 3.5pF，支持低至 400mVpp 差分时钟输入。
• 功耗与接口：模拟供电电流 280mA350mA，数字供电电流（LVDS 模式）122mA175mA；全局掉电功耗低至 45mW，通道待机唤醒时间 1ms；支持 2 补码 / 偏移二进制数据格式，输出延迟 22 个时钟周期，孔径抖动 145 fs rms。

2. 核心功能

• 工作模式：双通道独立采样，支持低速率模式（≤80MSPS）与多路复用输出模式（CMOS 接口专属，≤65MSPS）；增益可编程，通过牺牲部分 SNR 换取 SFDR 提升，适配不同信号幅度场景。
• 校正功能：内置直流偏移校正环路，可校正 ±10mV 偏移，校正时间常数可编程（256k~512M 时钟周期），支持添加偏移基座（±32 LSB），确保零漂稳定性。
• 输出接口：DDR LVDS 接口（最高 250MSPS），每对差分线传输 2 位数据，时钟频率为采样速率的 1/2；并行 CMOS 接口（最高 210MSPS），单引脚传输 1 位数据，支持单独捕获时钟配置。
• 电源管理：支持全局掉电、单通道待机、输出缓冲禁用等多模式功耗控制，时钟频率低于 1MSPS 自动进入低功耗模式，适配不同功耗需求场景。

三、封装与引脚

1. 封装信息

• 64 引脚 QFN 封装：尺寸 9mm×9mm×1mm，引脚间距 0.5mm；结到环境热阻 23.0°C/W，结到板热阻 4.2°C/W，底部裸露焊盘需焊接至接地平面，兼顾散热与电气性能；MSL 等级 3，支持 260°C 回流焊（168 小时湿度预处理）。

2. 关键引脚功能

• 电源与地：AVDD（模拟供电）、DRVDD（数字输出缓冲供电）；AGND（模拟地）、DRGND（数字地），多组地引脚需分别连接对应地平面，保证接地阻抗一致。
• 模拟输入：INP_A/INM_A、INP_B/INM_B（双通道差分模拟输入）；VCM（共模电压输出 / 外部参考输入，内部参考模式下输出 1.5V）。
• 时钟与同步：CLKP/CLKM（差分采样时钟输入，支持正弦波、LVPECL、LVDS、LVCMOS 信号）；CLKOUTP/CLKOUTM（LVDS 差分输出时钟）、CLKOUT（CMOS 单端输出时钟）。
• 控制与接口：RESET（复位输入）、SCLK/SDATA/SEN（串行配置接口）、CTRL1CTRL3（电源管理控制引脚）；LVDS 数据输出（DAxP/DAxM、DBxP/DBxM）或 CMOS 数据输出（DA0DA13、DB0~DB13）、SDOUT（串行寄存器读回输出）。

四、工作模式与核心功能

1. 核心工作模式

• 采样与增益模式：双通道同步采样，增益 0dB~6dB 可编程，增益提升时输入满量程按比例缩小（6dB 增益时满量程 1Vpp），实现 SNR 与 SFDR 权衡。
• 输出接口模式：DDR LVDS 模式适合高速传输（最高 250MSPS），差分传输降低干扰；CMOS 模式适合低速场景（最高 210MSPS），布线简单；多路复用模式（CMOS 专属）可将双通道数据合并至单总线输出，降低引脚占用。
• 电源管理模式：全局掉电（全芯片断电，功耗 45mW，唤醒时间 30ms）、通道待机（单通道 ADC 断电，参考与输出缓冲保持，唤醒时间 1ms）、输出缓冲禁用（单独关闭通道输出驱动）。

2. 关键功能细节

• 串行配置：支持并行配置（RESET 拉高）与串行配置（RESET 拉低），串行接口最高 20MHz 时钟，可配置增益、偏移校正、输出格式、测试图案等参数，支持寄存器读回校验。
• 测试图案：内置全 0、全 1、交替翻转、数字斜坡、自定义图案等测试模式，方便链路调试；自定义图案可通过寄存器设置 14 位 / 12 位固定输出值。
• 偏移校正：启用后自动估算并抵消通道直流偏移，校正结果可冻结保存，不影响信号相位，默认禁用，需通过寄存器开启。

五、应用场景与设计支持

1. 典型应用

• 高频信号采集：软件无线电中的射频信号直接采样、雷达系统回波信号高速采集、宽带通信基站的多载波信号处理。
• 数据采集系统：高速示波器、瞬态信号记录仪、工业控制中的高频传感器信号采集，适配高实时性数据处理需求。

2. 设计资源

• 电源与去耦：AVDD 与 DRVDD 需独立供电，每路供电引脚就近配置 0.1μF 陶瓷电容 + 10μF 钽电容去耦，滤除高频噪声。
• 输入驱动：模拟输入需差分驱动，推荐串联 5Ω~15Ω 电阻抑制寄生振荡；低带宽场景（<100MHz）可添加 R-C-R 滤波吸收采样毛刺，高带宽场景（>300MHz）建议使用传输线变压器驱动。
• 时钟设计：采样时钟需低抖动，差分驱动优先；支持 AC 耦合，时钟幅度最低 400mVpp（正弦波），占空比 40%~60% 不影响性能。
• 布局要点：模拟区与数字区严格分离，AVDD/DRVDD 走线远离数字时钟线；LVDS 输出线阻抗匹配 100Ω，差分线对长度一致；裸露焊盘大面积接地，降低热阻。

六、可靠性与订单信息

• 可靠性保障：ESD 防护等级（人体模型）2kV；绝对最大额定值：AVDD –0.3V3.9V，DRVDD –0.3V2.2V，输入电压 –0.3V~AVDD+0.3V，结温 125°C，满足工业与通信设备的严苛要求。
• 可订购型号：提供 14 位（ADS62P49IRGCR/IRGCT、ADS62P48IRGCR/IRGCT）与 12 位（ADS62P29IRGCR/IRGCT、ADS62P28IRGCR/IRGCT）型号，卷盘包装（250 片 / 小卷、2000 片 / 大卷），引脚镀层为 NIPDAUAG，符合 RoHS 标准。