台积电：云、管、端技术创新，端侧AI将是绝佳机会

电子发烧友网报道（文/黄晶晶）在日前举行的2025集成电路发展论坛(成渝)暨三十一届集成电路设计业展览会(ICCAD-Expo2025)上，台积电(中国)总经理罗镇球在接受包括电子发烧友网在内的行业媒体采访时表示，人工智能的崛起正引领半导体行业迎来新一轮爆发式增长，为满足 AI 应用的多元化需求，台积电在云、管、端三大领域同步开启技术竞技与创新布局。
 

图：台积电(中国)总经理罗镇球

 
在云端，技术突破聚焦于先进工艺与先进封装两大方向。工艺层面持续向更精密节点迈进，3 纳米、2 纳米技术快速落地，并继续推进。封装领域则发力堆叠技术，将多颗系统级芯片SoC与高带宽内存HBM等组件集成封装，提升云端算力的密度与效率，适配大规模AI计算需求。
 
在管侧，硅光子技术成为核心攻关方向。通过该技术优化从交换机到服务器、再到算力芯片CPU的传输链路，既能大幅提升数据传输速度，又能有效降低传输功耗，为 AI 数据的高速流转搭建高效通道。
 
在端侧，特殊工艺的创新迭代成为关键抓手。一方面，存储工艺实现突破，嵌入式闪存止步于28 纳米的技术瓶颈被打破，相关产品已实现规模化生产。另一方面，面向消费端与物联网场景的技术持续升级，针对手机相机等高频应用的新型逻辑技术，进一步丰富终端产品的功能指标。同时，面向 AIoT 场景的超低功耗工艺取得进展，基于N6e、N4e 等工艺的芯片电压降至 0.4 伏左右，相较传统0.8 伏的电压标准功耗大幅降低，再结合低漏电设计，充分满足端侧设备的省电需求。
 
罗镇球表示，当前大模型已进入落地关键阶段，核心趋势是向智能边缘延伸，而中国庞大的市场规模与民众对新应用的接受度，为AI 赋能边缘端创造巨大潜力。聚焦端侧产品开发是当前最优发展路径，而若能覆盖端侧推理功能，则将进一步强化产品的实用性与竞争力，加速AI在消费电子、AIoT 等各类终端场景的规模化落地。
 
台积电作为行业领军者，通过全栈技术布局持续突破，不仅巩固先进工艺优势，更在封装、传输、特殊工艺等多领域全面发力。
 
具体来看，在先进晶圆制造工艺方面，罗镇球表示3纳米是最终也是最优异的FinFET技术，台积电围绕3纳米技术打造了6 种细分工艺，精准适配不同应用场景。N3E 早年间已批量应用于HPC和AI产品，N3P经优化后于去年第四季度启动生产，接替N3E。N3X主打高速性能，适配高速计算与 CPU 领域，N3A将拓展至汽车电子，而 N3C 则以高性价比为核心，满足成本敏感型产品需求，全方位覆盖客户多元化诉求。
 
封装与传输技术领域，台积电持续突破性能瓶颈。台积电的SoIC直接芯片堆叠技术不断升级，将传统9微米的 Bond pitch缩减至6微米，未来更将Bond pitch 缩减至3微米 ，预计 2023 年至 2028 年间连接密度可提升20 倍。
 
硅光子技术方面，通过逐步将EIC与PIC连接并集成光纤，后续将其搭载于PCB、Substrate乃至Interposer，最终实现电源效率提升 15 倍、时延缩短至原来的 1/20，有效破解 AI 算力提升中Switch与XPU间的连接瓶颈，为数据高速传输提供支撑。
 
同时，台积电深耕多元特殊工艺平台。超低功耗工艺从 55纳米 的 0.9V 逐步迭代，历经 40纳米（0.7V）、22纳米（0.6V），目前已降至 0.4V，搭配低漏电技术，其漏电仅为普通版本1/10，成为 AIoT 产品的理想选择。
 
汽车电子工艺方面，N7A、N5A 已实现批量生产，N3A 正稳步研发中，每一代产品在同等功耗下速度可提升15%-20%，未来3纳米将持续优化，满足汽车电子对可靠性的严苛要求。
在新型存储与传感器技术上，台积电突破嵌入式闪存（eFlash）止步 28纳米的技术限制，推出RRAM 与MRAM 两种新型非易失性存储工艺。二者在耐久性、数据保留、写入速度及与逻辑工艺的兼容性上均优于传统 eFlash。两相比较，MRAM 在耐久性、数据保留和写入速度上更具优势，RRAM 则在工艺复杂度与抗磁干扰性上表现更佳，目前已在 28纳米、22纳米节点落地并持续向下推进。传感器领域的横向溢流整合电容LOFIC (Lateral Overflow Integrated Capacitor)工艺，通过在每个像素中增设专属小电容器，强化光子储存能力，大幅提升动态范围与解析度。
 
面向未来，台积电将以先进晶圆制造、先进封装、硅光子技术为核心，搭配超低功耗、汽车电子、新型存储及 CIS 传感器等多元应用平台工艺，持续提供全方位技术支持，加速全球客户创新，助力半导体行业在AI 驱动下实现高速成长，稳步迈向2030年全球半导体营业额超1万亿美元的目标。