互联破局，华为“韬定律”与奇异摩尔的战略共振

近期，华为在IEEE国际电路与系统研讨会上正式提出“韬（τ）定律”，提出了一种以“时间缩微”替代“几何缩微”的半导体演进新范式。该定律的关键一点在于传递出一个信号，推动芯片性能跃升，不必将视野局限于平面维度；半导体行业，也不再只是光刻机、线宽和节点数字的游戏。

在华为开始探索韬定律时，奇异摩尔的核心团队同样从第一性原理出发，重新思考了追求先进制程与工艺进步的根本目的，逐步认识到：芯粒架构+互联通信+系统协同，是后摩尔时代提升芯片能效的核心方法论。基于这一思路，奇异摩尔打造出覆盖Scale Inside（芯片内互联）、Scale Up（超节点GPU片间互联）以及Scale Out（集群间互联）的全栈产品解决方案。

尽管华为与奇异摩尔的切入点略有不同，但在打破“唯制程论”、重构后摩尔时代芯片发展路径上，两者展现出高度的战略相似性。这也说明，即便在核心资源受制于人的背景下，我国半导体行业的有识之士并未停下脚步，而是在积极探索破局之道。正如DeepSeek在模型推理领域的探索一样，奇异摩尔与华为在芯片技术哲学上同样彰显出这种自主创新的精神。

   从“几何缩微”到“系统协同”  

韬定律的核心命题是：以时间常数 τ 的缩微取代传统晶体管面积的几何缩微，通过逻辑折叠、异构集成与系统级互联，在不依赖极致光刻工艺的前提下，持续提升算力密度与系统性能。总体而言，这是一套贯穿器件、电路、芯片到系统的四层级协同优化体系。

晶体管层

压缩晶体管自身的开关时间（本征延迟）以及晶体管之间局部连线的电阻-电容（RC）延迟。技术手段包括载流子迁移率增强、GAA架构、高k金属栅极、局部互连优化等。

电路层

减小逻辑门之间互连线带来的延迟，尤其是长距离信号传输。技术手段包括低电阻导体、低k电介质、垂直集成（将逻辑、存储、电源、I/O 或不同类型逻辑层，在垂直方向重新分层、折叠、连接）来实现。

芯片层

实现"软件—架构—芯片"全栈软硬芯协同设计，基于实际工作负载细粒度控制指令流与数据流。

系统层

重构计算系统互联协议，实现超节点统一内存编址与原生内存语义，大幅降低系统通信时延。

在华为τ定律中，互联与网络传输是压缩系统级时间常数τ的关键。通过优化片上互连、片间总线与集群拓扑，可显著降低数据搬移与同步延迟。τ定律强调四层级协同降时，而互联正是打破“存储墙”与“通信墙”、释放算力的核心纽带。

   奇异摩尔的全栈互联解决方案   

奇异摩尔聚焦AI网络互联领域，是行业领先的AI网络全栈式互联产品及解决方案提供商。自成立以来，公司就在“芯粒架构+互联通信+系统协同”这一技术哲学指引下，逐渐构建了一整套Scale Inside 芯片内互联、Scale Up超节点GPU片间互联和Scale out超大规模服务器集群间互联的产品解决方案。

Scale Inside（片内互联）：其Base Die可将原SoC中的Power、SRAM、I/O等非数字模块拆分至该产品中，构建高效多核异构架构，从而最大化上层逻辑芯片面积。

Scale Up（片间互联）：该层级的主要产品为超节点互联芯粒 Kiwi G2G IOD，其可提供 2TB 级带宽与高并发数据传输能力，同时兼容消息语义与内存语义。

Scale Out（网间互联）：奇异摩尔已成功构建800G AI 超级网卡（SNIC）平台架构，基于该自研平台架构设计的AI SNIC ASIC，已于近期完成回片，并顺利通过核心RDMA架构的硅验证，单通道吞吐量稳定在400Gbps，关键时延约1-2微秒。

  殊途同归：一场关于"连接"的产业共识   

（图片由AI生成）

若将华为τ定律和奇异摩尔全栈解决方案放入同一坐标系，会发现二者在诸多理念上有着高度的默契。

以 “折叠” 突破摩尔定律放缓瓶颈

在摩尔定律失效、最先进制程工艺和光刻机难以获取的情况下，二者都放弃了单点持续进化的思路，转而从系统层面思考如何提升芯片效能。韬定律的“逻辑折叠”在物理层面通过堆叠和近距互联压缩τ；奇异摩尔则用Base Die / IO Die在系统层实现“水平+垂直折叠”。奇异摩尔与复旦大学共同打造的三维存算一体芯片，通过三维集成堆叠芯粒的形式，实现了晶体管密度等效2倍的提升；同时，存储与计算的紧耦合带来了高能效，有效缓解了“存储墙”瓶颈。该芯片利用先进工艺加持的存算一体技术，仅使用28nm工艺即可达到先进节点的性能水平，在规避地缘政治管控的同时，实现了高性能芯片的自主可控。

互联通信维度：都把"协议"提升到第一性原理

大型AI集群中，超过80%的能耗来自数据搬运而非计算本身，70%以上的系统成本分配在数据存储，传统多协议栈带来了大量协议转换与握手开销。两者一致认为：带宽、时延、统一编址是AI集群算力释放的真正瓶颈。一个完全点对点的架构，应在整个系统中原生暴露内存语义，将数据移动简化为内存语义层上的免转换、点对点传输，用硬件管理的一致性替代软件栈的消息传递。

为了有效提升芯片效能，韬定律要求“系统层重构互联协议、统一内存语义”；奇异摩尔G2G IOD基于独创的HPDE高性能可编程数据引擎架构，内建自研内存语义引擎（Memory Semantic Engine）。该引擎使超节点内任意XPU在访问远端XPU或内存池资源时，无需复杂的驱动或中间软件协议栈转换，即可直接通过Load/Store指令直读直写远端内存地址空间。这一设计让跨设备的远端内存访问在编程体验上与访问本地内存无异，从而大幅降低软件开发复杂度，并显著优化系统级通信时延。

（图源：奇异摩尔）

系统级理念维度：以 “单机思维” 设计集群系统

华为提出“万卡超节点，一台计算机”。通过自研“灵衢”高速互联协议，将成千上万张加速卡在物理和逻辑上融合为一个整体，实现统一内存编址与极低时延通信。其产品如Atlas 950已规划支持8192卡协同工作。

奇异摩尔同样强调，在AGI时代，决定算力上限的已非单颗芯片的峰值性能，而是整个集群的互联与调度效率。在此背景下，奇异摩尔基于统一互联架构Kiwi Fabric，构建了覆盖片内、片间和网间的产品解决方案，帮助客户更高效、低成本地搭建高性能计算系统，并通过联合产业伙伴构建开放生态，致力于成为连接与赋能国产算力未来的关键基石。

   总结  

“韬定律”为后摩尔时代如何提升芯片效能提供了系统的方法论：当晶体管微缩趋近物理极限，芯片性能的提升将主要依赖于互联架构与系统协同。然而，任何国产厂商要践行这一路径，都必须攻克“片内—片间—网间”三层互联的核心难题。

华为凭借其在通信网络领域二十余年的深厚积累，选择以垂直闭环的方式自研“灵衢”互联协议，打通从芯片内部到集群系统的全栈互联。基于韬定律的指引，华为在过去几年已成功设计并量产了381款芯片，验证了系统级创新路径的可行性。

但在单家企业实现全栈闭环之外，产业更需要一个面向多种国产 AI 芯片的开放、平台化的互联方案，以打破协议壁垒、形成合力。奇异摩尔正是国产阵营中极少数同时拥有 D2D IP、Base Die、Scale Up 互联芯粒、Scale Out AI原生超级网卡的全栈厂商。以开放生态的范式，奇异摩尔为产业补齐了另一半拼图——依托于其产品方案，可为多家国产AI芯片厂商提供从片内集成到集群组网的互联产品和解决方案。

面对 AGI 时代最核心的命题——“当晶体管不再变小，我们如何让计算变得更快？”华为与奇异摩尔从不同角度给出了答案，且底层思路高度一致。正如奇异摩尔一直所倡导的：以互联为中心，重新定义计算。这不仅是技术路线的选择，更是一种系统思维的跃迁，也是未来 AI 基础设施的底层共识。